欢迎来到天天文库
浏览记录
ID:36653122
大小:297.41 KB
页数:9页
时间:2019-05-13
《功率MOSFET的研究与发展》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、功率MOSFET的研究与发展张波电子科技大学电子薄膜与集成器件国家重点实验室,四川,成都,610054从1975年美国IR公司推出VVMOS(VerticalV-grooveMOSFET)以来,功率MOSFET器件得到快速发展,已成为中小功率应用领域的主流功率半导体开关[1]器件。功率MOSFET一直沿着结构优化、创新结构和宽禁带半导体材料三个方向发展,将器件性能推向更高电压应用范围、更低导通损耗、更高工作频率和更高可靠工作。一、结构优化VVMOS是第一个商业化的功率MOSFET,为改善V型槽顶端的电场尖峰和电流集中效应,研究人员又发明了了VUMOS(Vertical
2、U-grooveMOSFET),但VVMOS和VUMOS均是利用各向异性原理湿法腐蚀形成沟槽结构,工艺稳定性不佳。因此当平面型的垂直双扩散MOSFET—VDMOS(VerticalDoubleDiffusedMOSFET)发明以后,VDMOS便成为功率MOSFET的主流结构并沿用至今。功率MOS器件是一个三端半导体开关,常用于电路的电源和负载控制。功率MOS器件导通电阻越小,它通过的电流就越大。如计算机的CPU、Memory、TFT背光、风机等的供电控制,都要求功率MOS器件小体积、低损耗和大电流。特别是随着CPU主频不断提高和内部电源电压不断降低,要求初始启动电流越
3、来越大,常常需要80A甚至100A以上的电流。在既定的小体积封装内,要达到大的开关电流,除改善封装的热特性外,唯一可行的办法就是减小器件导通电阻。目前除了通过优化器件结构(或研发新器件结构和应用新材料)减小导通电阻外,另一个有效方法是增加单位面积内的元胞(Cell)数量,即增加元胞密度。因此,高密度成为当今制造高性能功率MOS器件的关键技术。目前,功率MOS器件的工艺水平已进入亚微米甚至向深亚微米发展,利用1Spacer技术研制的小单元尺寸功率MOS器件和槽栅功率MOS器件(也称为TrenchMOSFETs或TMOS或RMOS或UMOS等)已市场化。IR公司生产的第八
4、代(Gen-8)HEXFET元胞密度为每平方英寸1.12亿个元胞,且IRF1704器件的最高工作温度也提升到200°C。在低压低功耗功率MOS器件领域,槽栅功率MOS器件得到迅速发展。图1是槽栅功率MOS器件结构示意图和其导通电阻表达式。由于槽栅功率MOS器件结构中没有传统VDMOS器件所固有的JFET电阻,使得槽栅功率MOS器件的单元密度(celldensity)可以随着加工工艺特征尺寸的降低而迅速提高。美国AATI公司采用0.35μm工艺生产的槽栅功率MOS器件,其单元密度高达每平方英寸287M个元胞。为进一步提高槽栅功率MOS器件性能,研究者还提出了包括槽底[2
5、][3]部厚栅氧(ThickBottomOxide)结构、窄槽结构(NarrowTrench)、深槽积[4][5]累层和W形槽栅(W-shapedgatetrenchMOSFET)结构等。图2给出了日本东芝公司提出的深槽积累层模式功率MOS器件结构示意图。该结构在两个窄的--矩形栅电极和薄的N漂移区之间有一个窄的高电阻率N外延层,该外延层由于0.2μm0.2μmSourceN+P+N-epiGate100nmN-driftN+-substrateDrain图1槽栅MOSFET结构示意图图2深槽积累层模式功率MOS器件结构示意图+P栅电极的内建势作用而恒处于耗尽状态,从
6、而使器件在没有P基区的条件下也2-处于常关状态。由于槽侧壁积累层的形成可实现低导通电阻,同时引入的N漂移区(缓冲层)降低了漏极高压时槽型栅底部拐角处的峰值电场,提高了器件耐压,2因此获得了阻断电压33V、导通电阻10mΩ.mm的器件。功率MOS器件常常用在频率较高的场合,开关损耗在频率提高时愈来愈占主要位置,降低栅电荷QG可有效降低开关损耗。为降低栅电荷,在制造上可以采用前面介绍的槽底部厚栅氧结构、窄槽结构和W形槽栅结构等。图3所示为美国Vishay-Siliconix公司Darwish博士等人提出的W形槽栅结构,其阻断电压为35V,优值(Ron×QG)为12mΩ·n
7、C。该结构通过在槽的边墙(Walls)图3W形槽栅MOSFET结构示意图和边脚(Corners)形成薄栅氧,在槽底部产生厚氧化层,从而可在保证器件的开关速度和击穿电压的同时降低密勒电容。此外,在功率MOS器件研究中,功率MOS器件与快速二极管(肖特基势垒二极管SBD、结势垒肖特基JBS、混合PiN肖特基二极管MPS等)的单片集成,带温度感应及电流感应功能的智能功率MOS器件,逻辑电平驱动的功率MOS器件,采用自对准工艺减少掩膜版次数、采用非均匀漂移区降低导通电阻、采用双面冷却、焊带(Ribbon)压焊、无焊接封装等新型封装技术以提升器件性能,以及降低
此文档下载收益归作者所有