点迹凝聚在FPGA上的实现

《点迹凝聚在FPGA上的实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第32卷第3期雷达与对抗Vol．32No．32012年9月RADAR＆ECMSept．2012点迹凝聚在FPGA上的实现杨海英，蔡文彬，秦赟，徐松(中国船舶重工集团公司第七二四研究所，南京210003)摘要:介绍了点迹凝聚算法，提出了使用FPGA代替DSP实现点迹凝聚的方法，并对FPGA和DSP的处理效率和可靠性进行了比较。重点介绍了使用集成DSP48E的FPGA实现点迹凝聚的算法，并分析了使用FPGA实现点迹凝聚的处理效率。关键词:点迹凝聚;DSP48E;FPGA;DSP中图分类号:TN911．73文献标志码:A文章编号:

2、1009－0401(2012)03－0059－04TheimplementationofplotclottinginFPGAYANGHai-ying，CAIWen-bin，QINYun，XUSong(No．724ResearchInstituteofCSIC，Nanjing210003)Abstract:Withtheplotclottingalgorithmintroduced，themethodofusingtheFPGAratherthantheDSPtoimplementtheplotclottingispropos

3、ed，andtheprocessingefficiencyandreliabilitybetweentheFPGAandtheDSParecomparedwithemphasisontheintroductiontothealgorithmofusingtheFPGAwiththeintegratedDSP48Etoimplementtheplotclotting．Theprocessingefficiencyofthemethodisalsoanalyzed．Keywords:plotclotting;DSP48E;FPG

4、A;DSP0引言FPGA技术的发展，FPGA提供了嵌入式的DSP构件块DSP48E和可编程的逻辑，在具有可编程的逻辑和存［1］雷达回波经过信号及检测处理后形成点迹数据，储模块基础上，还包括专用的乘加模块，这些集成由于可能在不同方位、距离及仰角上同时检测到同一模块为代替DSP实现运算功能提供了可能。目标，因此需要通过点迹凝聚将扫描获得的单目标的多个数据凝聚成一个点迹后与目标航迹进行相关。点1点迹凝聚算法迹凝聚是对经过信号处理后的原始数据进行门限判断，将低于门限的数据滤除，然后对过门限的离散数据在三坐标雷达中，雷达探测到的目标信

5、息是由很进行处理，计算过门限点迹的质心。多离散数据组成的。根据这些离散点数据，使用点迹点迹凝聚计算中涉及到大量乘除及加法运算，目凝聚算法，计算出这些点的质心，用质心点参数作为目前多由DSP来完成雷达目标点迹凝聚运算。DSP器标的位置参数。如探测到某批目标的N个点迹，它们件是一种独特的微处理器，有完整指令系统，是以数字参数分别为(d1，α1，β1，)，(d2，α2，β2，)，…，(dn，αn，信号来处理大量信息的器件。芯片内包括有控制单βn，)，质量分别为m1，m2，…，mn，点迹凝聚的计算公元、运算单元、各种寄存器以及一定数

6、量的存储单元式为等，在其外围还可以连接若干存储器及外部设备通信。∑(m1d1+m2d2+…+mndn)d=但是，作为一种微处理器，DSP在硬件开发上需要很多∑(m1+m2+…+mn)外围辅助电路，同时不同系列的DSP开发环境及初始化方式皆有所不同，不利于开发者设计使用。随着收稿日期:2012-05-11;修订日期:2012-05-22作者简介:杨海英，女，1976年生，工程师，主要研究方向为雷达数据检测和处理。—59—雷达与对抗2012年第3期∑(m1α1+m2α2+…+mnαn)一条乘法或加法指令，进行运算时，则需要顺序流

7、水实α=现，处理速度的提高只能依靠提高时钟频率;而FPGA∑(m1+m2+…+mn)包含了几百个单元的并行处理结构，利用并行处理的∑(m1β1+m2β2+…+mnβn)β=优势，在每个时钟周期内可以完成更多的数据运∑(m1+m2+…+mn)［2］。例如，以当前主流DSP的主频1GHz为例，在算其中，d，α，β分别表示空间距离、方位和仰角，mi表示计算256个点迹的距离凝聚运算时，DSP需要上百个i点的质量。时钟周期来完成运算(图1(a));而主频为550MHz的XilinxVirtex-5SXT，却可以在一个时钟周期内完成2

8、FPGA和DSP的比较256个点迹的点迹凝聚的运算(图1(b))。因此，从完成上述点迹凝聚任务的效率来看，FPGA的效率远远2．1FPGA运算优势高于DSP;参加凝聚的点迹数目越多，FPGA的优势就DSP是串行执行的，在每个时钟周期内只能完成会越明显。(a)DSP顺序执行(b)FPGA完全