信号完整性基础之九——时钟抖动测量与分析

《信号完整性基础之九——时钟抖动测量与分析》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、信号完整性分析基础系列之九——时钟的抖动测量与分析张昌骏美国力科公司深圳代表处摘要：本文简要介绍了时钟的抖动定义、各种抖动的应用范围、抖动的分解和基于示波器的测量与分析方法。关键词：时钟，抖动测量，抖动分析，相位噪声，实时示波器时钟是广泛用于计算机、通讯、消费电子产品的元器件，包括晶体振荡器和锁相环，主要用于系统收发数据的同步和锁存。如果时钟信号到达接收端时抖动较大，可能出现：并行总线中数据信号的建立和保持时间余量不够、串行信号接收端误码率高、系统不稳定等现象，因此时钟抖动的测量与分析非常重要。时钟抖动的分类与定义时钟抖动通常分为时间间隔误差（TimeIntervalError，简称TIE）

2、，周期抖动（PeriodJitter）和相邻周期抖动（cycletocyclejitter）三种抖动。TIE又称为phasejitter，是信号在电平转换时，其边沿与理想时间位置的偏移量。理想时间位置可以从待测试时钟中恢复，或来自于其他参考时钟。PeriodJitter是多个周期内对时钟周期的变化进行统计与测量的结果。Cycletocyclejitter是时钟相邻周期的周期差值进行统计与测量的结果。对于每一种时钟抖动进行统计和测量，可以得到其抖动的峰峰值和RMS值（有效值），峰峰值是所有样本中的抖动的最大值减去最小值，而RMS值是所有样本统计后的标准偏差。如下图1为某100M时钟的TIE、P

3、eriodJitter、CycletoCyclejitter的峰峰值和RMS值的计算方法。图1：三种时钟抖动的计算方法时钟抖动的应用范围在三种时钟抖动中，在不同的应用范围需要重点测量与分析某类时钟抖动。TIE抖动是最常用的抖动指标，在很多芯片的数据手册上通常都规定了时钟TIE抖动的要求。对于串行收发器的参考时钟，通常测量其TIE抖动。如下图2所示，在2.5Gbps的串行收发器芯片的发送端，参考时钟为100MHz，锁相环25倍频到2.5GHz后，为Serializer（并行转串行电路）提供时钟。当参考时钟抖动减小时，TX输出的串行数据的抖动随之减小，因此，需要测量该参考时钟的TIE抖动。另外，

4、用于射频电路图2：收发器TX端示意图的时钟通常也需测量其TIE抖动（相位抖动）。在并行总线系统中，通常重点关注periodjitter和cycletocyclejitter。比如在共同时钟总线（commonclock1bus）中（如图3所示），完整的数Clock4据传输需要两个时钟脉冲，第一个Driver脉冲用于把数据锁存到发送芯片2TSetupHold的IOBuffer，第二个脉冲将数据co锁存到接收芯片中，在一个时钟周期内让数据从发送端传送到接收3FlightTime端，当发送端到接收端传输延迟D0D0（flighttime）过大时，数据的D1D1建立时间不够，传输延迟过小时，D2D2数

5、据的保持时间不够；同理，当这一个时钟的周期值偏大时，保持时DrivingReceiving间不够；周期值偏小时，建立时间不够。可见，时钟周期的变化直接图3：共同时钟总线时序示意图影响建立保持时间，需要测量periodjitter和cycletocyclejitter。关于共同时钟总线的时序分析的详细讲解，请参考StephenH.Hall、GarrettW.Hall和JamesA.McCall写的信号完整性分析书籍：《High-SpeedDigitalSystemDesign》。另外一种常见的并行电路－源同步总线（SourceSynchronousbus），通常也重点测量periodjitte

6、r和cycletocyclejitter。比如DDR2就属于源同步总线，在IntelDDR2667/800JEDECSpecificationAddendum规范中定义了时钟的抖动测试包括周期抖动和相邻周期抖动，分别如表格1中tJIT(per)和tJIT(cc)，此外，还需要测量N-Cyclejitter，即N个周期的相邻周期抖动，比如表格1中tERR(2per)是连续2个周期的周期值与下2个周期的周期值的时间差，tERR(3per)是3个周期组合的相邻周期抖动，依此类推。表1：DDR2-667/800的时钟抖动要求时钟抖动的来源和分解时钟的抖动可以分为随机抖动（RandomJitter，简

7、称Rj）和固有抖动（Deterministicjitter），随机抖动的来源为热噪声、ShotNoise和FlickNoise，与电子器件和半导体器件的电子和空穴特性有关，比如ECL工艺的PLL比TTL和CMOS工艺的PLL有更小的随机抖动；固定抖动的来源为：开关电源噪声、串扰、电磁干扰等等，与电路的设计有关，可以通过优化设计来改善，比如选择合适的电源滤波方案、合理的PCB布局和布线。和串行数据的抖动分解很相