时域时钟抖动分析(上).doc

《时域时钟抖动分析(上).doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、时域时钟抖动分析(上)　　本系列文章共有三部分，“第1部分”重点介绍如何准确地估算某个时钟源的抖动，以及如何将其与ADC的孔径抖动组合。在“第2部分”中，该组合抖动将用于计算ADC的SRN，然后将其与实际测量结果对比。“第3部分”将介绍如何通过改善ADC的孔径抖动来进一步增加ADC的SNR，并会重点介绍时钟信号转换速率的优化。　　采样过程回顾　　根据Nyquist-Shannon采样定理，如果以至少两倍于其最大频率的速率来对原始输入信号采样，则其可以得到完全重建。假设以100MSPS的速率对高达10MHz的输入信号采样，则不管该信号是位于1到10MHz的基带(首个Nyquis

2、t区域)，还是在100到110MHz的更高Nyquist区域内欠采样，都没关系(请参见图1)。在更高(第二个、第三个等)Nyquist区域中采样，一般被称作欠采样或次采样。然而，在ADC前面要求使用抗混叠过滤，以对理想Nyquist区域采样，同时避免重建原始信号过程中产生干扰。　　图1100MSPS采样的两个输入信号显示了混叠带来的相同采样点　　　　时域抖动　　仔细观察某个采样点，可以看到计时不准(时钟抖动或时钟相位噪声)是如何形成振幅变化的。由于高Nyquist区域(例如，f1=10MHz到f2=110MHz)欠采样带来输入频率的增加，固定数量的时钟抖动自理想采样点产生更大

3、数量的振幅偏差(噪声)。另外，图2表明时钟信号自身转换速率对采样时间的变化产生了影响。转换速率决定了时钟信号通过零交叉点的快慢。换句话说，转换速率直接影响ADC中时钟电路的触发阈值。　　图2时钟抖动形成更多快速输入信号振幅误差　　　　如果ADC的内部时钟缓冲器上存在固定数量的热噪声，则转换速率也转换为计时不准，从而降低了ADC的固有窗口抖动。如图3所示，窗口抖动与时钟抖动(相位噪声)没有一点关系，但是这两种抖动分量在采样时间组合在一起。图3还表明窗口抖动随转换速率降低而增加。转换速率一般直接取决于时钟振幅。　　　　时钟抖动导致的SNR减弱　　有几个因素会限制ADC的SNR，例

4、如：量化噪声(管线式转换器中一般不明显)、热噪声(其在低输入频率下限制SNR)，以及时钟抖动(SNRJitter)(请参见下面方程式1)。SNRJitter部分受到输入频率fIN(取决于Nyquist区域)的限制，同时受总时钟抖动量tJitter的限制，其计算方法如下：　　　　SNRJitter[dBc]=-20&TImes;log(2π&TImes;fIN&TImes;tJitter)(2)　　正如我们预计的那样，利用固定数量的时钟抖动，SNR随输入频率上升而下降。图4描述了这种现象，其显示了400fs固定时钟抖动时一个14位管线式转换器的SNR。如果输入频率增加十倍，例如

5、：从10MHz增加到100MHz，则时钟抖动带来的最大实际SNR降低20dB。　　　　如前所述，限制ADCSNR的另一个主要因素是ADC的热噪声，其不随输入频率变化。一个14位管线式转换器一般有~70到74dB的热噪声，如图4所示。我们可以在产品说明书中找到ADC的热噪声，其相当于最低指定输入频率(本例中为10MHz)的SNR，其中时钟抖动还不是一个因素。