基于某quartusⅱ地伪随机m序列发生器地设计

《基于某quartusⅱ地伪随机m序列发生器地设计》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、实用文案通信系统课程设计报告设计题目：伪随机m序列发生器的设计班级：13物联网1姓名：李亚军学号：2013313136指导教师：程钦、任艳玲课程地点：60-507江苏理工学院电气信息工程学院2106年9月8日标准文档实用文案目录序言………………………………………………………………………………………………1第1章QuartusⅡ软件介绍……………………………………………………………21.1QuartusⅡ简介……………………………………………………………………………2第2章基于QuartusⅡ的伪随机m序列发生器的设计………………………32.1

2、伪随机m序列发生器的设计要求………………………………………………………32.2伪随机m序列发生器的设计……………………………………………………………32.3伪随机m序列发生器的实现……………………………………………………………52.3.1原理图输入法实现与仿真结果分析………………………………………………52.3.2VHDL语言实现与仿真结果分析……………………………………………………72.4 设计分析与总结……………………………………………………………………………92.4.1故障分析………………………………………………………………………………

3、…92.4.2功能分析…………………………………………………………………………………9参考文献………………………………………………………………………………………10体会与建议……………………………………………………………………………………11附录………………………………………………………………………………………………12标准文档实用文案标准文档实用文案序  言 随机噪声降低了通信系统的可靠性，限制信道容量但又可以用于测试通信系统性能和提高保密通信，所以就有伪随机序列的产生。因为其具有类似于随机噪声的某些统计特性又避免了随机噪声不能重复产生和处

4、理的缺点。m序列是最长线性移位寄存器序列的简称，是一种伪随机序列、伪噪声(PN)码或伪随机码。可以预先确定并且可以重复实现的序列称为确定序列；既不能预先确定又不能重复实现的序列称随机序列；不能预先确定但可以重复产生的序列称伪随机序列。m序列是目前广泛应用的一种伪随机序列，其在通信领域有着广泛的应用，如扩频通信，卫星通信的码分多址，数字数据中的加密、加扰、同步、误码率测量等领域。在所有的伪随机序列中，m序列是最重要、最基本的一种伪随机序列。它容易产生，规律性强，有很好的自相关性和较好的互相关特性。采用原理图输入和VHDL语言产生周期为127，码

5、元速率为50HZ的m序列     标准文档实用文案第一章QuartusⅡ软件介绍1.1QuartusⅡ简介QuartusII是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。QuartusII支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快

6、了设计速度。对第三方EDA工具良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。此外，QuartusII通过和DSPBuilder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。AlteraQuartusII作为一种可编程逻辑的设计环境,由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。QuartusII提供了完全集成且与电路结构无关的开发包环境，具有

7、数字逻辑设计的全部特性，包括：可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；芯片（电路）平面布局连线编辑；LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块；功能强大的逻辑综合工具；完备的电路功能仿真与时序逻辑仿真工具；定时/时序分析与关键路径延时分析；可使用SignalTapII逻辑分析工具进行嵌入式的逻辑分析；支持软件源文件的添加和创建，并将它们链接起来生成编程文件；使用组合编译方式可一次完成整体设计流程；自动定位编译错误；高效

8、的期间编程与验证工具；可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。