哈工程dsp专业课课件第三章

《哈工程dsp专业课课件第三章》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第三章TMS320C2XX中央处理单元与程序控制上一章内容回顾（1）明确为什么要学习DSP的硬件组成与体系结构，掌握C2xxDSP的硬件组成与体系结构及其特点。（2）解决在编程序时不知道哪些资源是可用的，怎么用？（3）解决硬件设计时，对引脚信号不知道怎么用？怎样发掘芯片的潜能，也就是说器件的优化设计问题和效能最大化的问题。（打下基础）上一章的主要内容：本章教学目的要求同学理解掌握DSP的中央处理单元的组成和程序控制的原理理解各状态寄存器的状态位及其作用理解流水线的原理以及转移、调用、返回指令的执行过程理解DSP的中断和复位操作3.1概述

2、3.2输入定标部分3.3乘法部分3.4中央算术逻辑部分3.5辅助寄存器与状态寄存器3.6程序地址生成与流水线3.7转移、调用和返回3.8重复指令3.9中断与中断管理3.10复位操作3.11节能方式本章主要内容3.1概述本章讲述中央处理单元（CPU）的主要组成CPU的三个基本部分（3.2节~3.4节）辅助寄存器算术单元（ARAU）（3.5节）状态寄存器ST0和ST1（3.5节）包括：输入定标部分、乘法部分、中央算术逻辑部分ARAU实现对8个辅助寄存器的算术运算。状态寄存器决定处理器工作方式、寻址指针以及显示不同的处理器状态和算术逻辑结果。

3、节能方式（3.11节）C2XX器件程序控制的特点及其处理过程（3.6节~3.10节）涉及到对一个或多个指令块执行顺序的控制，通常，程序流是顺序的，C2XX在连续的程序存储器地址执行指令操作。然而，有时一个程序必须转移到一个非顺序的地址，最后在该新的地址单元顺序地执行指令。为此，C2XX支持转移、调用、返回、重复和中断等操作。该方式暂停内部程序流并暂时地降低C2XX的功能C2xx的总体框图中央算术逻辑单元：CALU数据地址产生逻辑(ARAU以及8个AR)累加器：ACC程序地址产生逻辑用于CALU的输入输出数据比例移位器16-bit×16

4、-bit乘法器乘积比例移位器CPU的输入比例、中央算术逻辑和乘法部分框图3.2输入定标部分一个32-bit输入数据定标移位器(输入移位器)使一个存储器的16-bit值与32-bit的CALU对齐。对于数据的算术运算和逻辑运算来说，数据的校准很有必要。作为程序(或数据)和CALU之间的数据通道，输入移位器操作不需要额外开销。下面介绍输入移位器的输入、输出和移位位数。输入程序读总线(PRDB)该输入为一个指令操作时给定的常数。输入移位器的15位到0位接收程序存储器(PRDB)或数据存储器(DRDB)的一个16-bit输入。输出在左移期间，移

5、位器中未使用的LSB被零填充，而移位器中的MSB则被零或扩展符填充。数据读总线(DRDB)该输入为一个来自数据存储器的数据。接收了一个16-bit数据之后，输入移位器就将该16-bit数据与CALU的32-bit总线对齐：输入移位器将该16位数据左移0~16位，然后向CALU送入32位的结果。移位位数输入移位器可以将一个16-bit数据左移0~16位。移位大小(或移位位数)可从以下方式获得：暂存寄存器(TREG)的4个LSB位基于TREG的移位操作允许动态地确定数据定标因子，以便它能更好地适应系统性能。在指令字中嵌入一个常数在指令字中设

6、置移位位数，允许执行特定的数据定标或校准操作。对许多(并非所有的)指令而言，符号扩展方式位(SXM)，即状态寄存器ST1的第l0位，决定着在CALU计算中是否采用符号扩展：SXM=0不采用符号扩展;SXM=l输入移位器的输出具有符号扩展。符号扩展方式位(SXM)图2-3为当SXM=0时，输入数据被左移8位的情况。送入CALU的数据的MSB位被零填充图2-4为当SXM=l时，同样的移位情况。在移位期间，数据具有符号扩展。3.3乘法部分C2XX使用一个16-bit*l6-bit的硬件乘法器。它在一个机器周期内可产生一个带符号或不带符号的32

7、bit乘积。乘法部分包括：16bit暂存寄存器(TREG)乘法器32bit乘积寄存器(PREG)乘积移位器寄存其中一个被乘数把TREG中的值与数据存储器(或程序存储器)的值相乘接收乘法器的乘积在将PREG的值送入CALU之前，乘积移位器将对PREG值进行定标操作3.3.1乘法器在一个机器周期内，16-bit*l6-bit硬件乘法器可以产生一个带符号或不带符号的32-bit乘积。除在无符号乘法(MPYU指令)周期外，被乘的两个数作二进制补码处理。以下是对乘法器的输入和输出的描述。PREG的输出与32-bit乘积定标移位器相连。经过移位器处

8、理，乘积可以从PREG进入CALU(或数据存储器通过SPH和SPL指令)。输入来自数据读总线(DRDB)的数据存储器的值。输出乘法器接收两个16-bit的输入：总是来自16-bit的暂存寄存器(TREG)另