数字逻辑模拟题new

《数字逻辑模拟题new》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、《数字逻辑》模拟题一、单项选择1、PROM和PAL的结构是（）。A.PROM的与阵列固定B.PROM或阵列不可编程C.PAL与阵列全译码D.PAL的与阵列可编程，ROM或阵列不可编程2、设图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下，输出电压波形恒为0的是（）。3、下列各函数等式中无冒险现象的函数式有（）。A.B.C.D.E.4、二进制码10101010所对应的格雷码为（）。A.10111100    B.11111001   C.00110101D.111111115、凡在数值上或时间上不连续变化的信号，例如只有

2、高低电平的矩形波脉冲信号，称为（　　）。A．直流信号　　B.模拟信号　　C.数字信号D.交流信号6、半导体存储器（）的内容在掉电后会丢失。A.MROMB.RAMC.EPROMD.E2PROM7、边沿式D触发器是一种（）稳态电路。A.无B.单C.双D.多8、某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。A.10μSB.80μSC.100μSD.800ms二、填空题1、8-3线优先编码器，输入、输出均为低电平有效。若输入为11010010，且试题第6页（共6页）的优先级别最高、的优先

3、级别最低，则输出为________。2、（）H3、已知N的补码是1.01101011，则N的原码是，N的反码是，N的真值是。4、T触发器具有和两种逻辑功能。5、TTL或非门多余输入端应，三态门的输出除了有高、低电平外，还有一种输出状态叫态。6、存储容量为2048×8的RAM的地址线为条，数据线为条。7、奇偶校验码算法简单、实现容易，但它只能检验出代码中的（奇或偶）数个二进制位出错。设在偶校验的情况下，若信息位为1010110，则其校验位为。8、钟控RS触发器的状态方程为。三、判断题：正确打√，错误的打×。1、GAL的型号虽然很少，但

4、却能取代大多数PAL芯片。（）2、在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（）3、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）4、一般TTL门电路的输出端可以直接相连，实现线与。（）5、组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（）6、同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（）四、分析计算题1.用公式法将逻辑函数化简为最简的与或非表达式。2、PROM实现的组合逻辑函数如下图所示，分析电路功能，写出组合逻辑

5、函数F1和F2的最大项之积形式。试题第6页（共6页）3、请用译码器和与非门实现逻辑函数。4、图示D/A转换器。已知R=10KΩ，；当某位数为0，开关接地，为1时，开关接运放反相端。试求（1）VO的输出范围；(2)当d3d2d1d0=1011时，VO=？d0d1d2d3S0S1S2S3VREFRRR2R2R2R2R2RRVO+-5、试分析计数器电路，画出电路的状态转换图，并说明电路是多少进制的计数器。6、如图所示各门电路均为74系列TTL电路，分别指出电路的输出状态（高电平、低电平或高阻态）试题第6页（共6页）7、已知某同步时序电路的

6、状态如图所示。要求①试作出该电路的状态转移表。②若用JK触发器实现电路，试写出该电路的驱动方程和输出方程。状态图8、写出输出Y1～Y4的逻辑表达式。试题第6页（共6页）9、试写成图中输出与输入、、、、、、、之间的逻辑关系式，并计算外接电阻取值的允许范围。已知＝5V，74HC03输出高电平时漏电流的最大值为，低电平输出电流最大值为，此时的输出低电平为。负载门每个输入端的高、低电平输入电流最大值为。要求满足，。五、作图题主从JK触发器CP、、、J、K端的电压波形如图所示，试画出、对应的电压波形。六、某组合逻辑电路有四个输入端（A、B、C

7、、D）和一个输出端Y，输出与输入关系如下表所示。请分别用两种器件：①与非门；②八选一的数据选择器来③PROM设计这个组合逻辑电路。A、B、C、D输入的原、反变量均提供。CDY0001试题第6页（共6页）10111试题第6页（共6页）