[工程科技]逻辑门电路

[工程科技]逻辑门电路

ID:36198029

大小:3.18 MB

页数:66页

时间:2019-05-07

[工程科技]逻辑门电路_第1页
[工程科技]逻辑门电路_第2页
[工程科技]逻辑门电路_第3页
[工程科技]逻辑门电路_第4页
[工程科技]逻辑门电路_第5页
资源描述:

《[工程科技]逻辑门电路》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第三章逻辑门电路数字电子技术基础本章基本内容▲MOS管的基本工作原理和开关特性▲CMOS门电路结构、工作原理和电气特性▲双极型三极管的工作原理和开关特性▲TTL门电路的结构、工作原理和电气特性3.1MOS的管的开关特性3.1.1N沟道增强型MOS管的结构和符号N沟道MOS管结构N沟道MOS符号3.1.2N沟道增强型MOS管的开关状态当VGS=0时,MOS管处于截止状态,相当DS间断开。当VGS>VT时,MOS管处于导通状态,相当DS间接通。导通电阻很小,几十~几百欧姆。截止时,DS间电阻很大,一般在106Ω以上。3.1.3P沟道增强型MOS管的结构和符号P沟道MOS管结构P沟道MOS管

2、符号3.1.4P沟道增强型MOS管的开关状态当VGS=0时,MOS管处于截止状态,相当DS间断开。当

3、VGS

4、>VT时,MOS管处于导通状态,相当DS间接通。截止时,DS间电阻很大,一般在106Ω以上。导通电阻很小,几十~几百欧姆。3.1.5耗尽型MOS管的开关状态耗尽型MOS管在VGS=0时,即存在导电沟道,在标准画法中是将源极、漏极以及衬底是相连的。简化画法中是将漏源间的连线加粗,以表示耗尽型。N沟道耗尽型MOS管的符号P沟道耗尽型MOS管的符号导电沟道消失需栅极施加的电压称为夹断电压VP。3.2CMOS门电路3.2.1CMOS反相器和传输门1.CMOS反相器工作原理:“0”截止导

5、通“1”“0”截止导通“1”传输特性:为了降低反相器的功率损耗,应尽量避免输入信号长时间停留在高、低电平之间。2.CMOS传输门当P=0V,N=VDD时。两个MOS管均导通,A-B相当接通,导通电阻在10Ω以内。当P=VDD,N=0V时。两个MOS管均截止,A-B相当断开。3.2.2CMOS与非门、或非门和异或门与非门电路结构和工作原理逻辑符号T1、T2为N沟道MOS管,T3、T4为P沟道MOS管。00截止截止导通导通1110或非门电路结构和工作原理逻辑符号T1、T2为N沟道MOS管,T3、T4为P沟道MOS管。异或门电路结构和工作原理逻辑符号010101110001100011101

6、1100异或非(同或)门电路结构和工作原理逻辑符号CMOS与门、或门和同相缓冲器CMOS或门CMOS同相缓冲器CMOS与门输入、输出端有反相器的或非门和与非门输入端有反相器的或非门输出端有反相器的与非门3.2.3三态输出和漏极开路输出的CMOS门电路1.三态输出的CMOS反相器电路和工作原理001A’A’AEN’=0Y=A’EN’=1高阻态AA111截止截止00逻辑符号EN称为使能端低电平有效用三态输出门实现总线连接只要轮流地令EN1、EN2、EN3为1,就可以在总线(Bus)轮流传输A‘、B’、C’三个数字信号。2.漏极开路输出的与非门(OD门)逻辑符号电路结构电路特点它的一个特有功

7、能是可以将它们的输出端直接相连,实现输出信号之间的逻辑与运算(“线与”)。漏极开路输出门的“线与”连接在使用这种门电路时必需外接一个上拉电阻RP,其值应远小于T1或T2的截止电阻ROFF,而又远大于T1和T2的导通电阻RON,以保证输出的高低电平分别为VOH=VDD、VOL=0。RP阻值的计算方法当输出为高电平VOH,所有OD门输出端的MOS管全处于截止状态。为保证输出为高电平,RP上的压降不能太大,即RP阻值不能太大。当输出为低电平VOL时,只要有一个OD门输出管导通时,负载电流IL和流过RP的电流全部流过这个MOS管。为保证输出为低电平,IL不能太大,即RP阻值不能太小。《例》计算

8、电路中OD门上拉电阻RP的取值范围。已知VDD=5V,OD门G1~G3输出端MOS管截止时漏电流IOH=5uA,导通时允许输入最大负载电流IOL(max)=4mA。负载G4~G7是四个反相器,它们的高电平输入电流IIH=1uA,低电平输入电流IIL=-1uA,(从输出端流出)。要求输出高、低电平满足VOH≥4.4V,VOL≤0.2V。《解》RP的取值范围为1.2kΩ~36.1kΩ。利用漏极开路输出门接成总线结构将三个漏极开路的与非门接到同一条总线上。只要任何时候C1、C2、C3,当中只有一个为1,就可以在同一条总线上分时传送A1’、A2’、A3’信号。漏极开路的输出门换可以很方便的实现

9、电平转移。普通的CMOS门电路绝对不允许”线与”连接。3.2.4CMOS电路的静电防护和锁定效应由于MOS管的SiO2层极薄(约40~100nm范围),所以当栅极上积累一定数量的电荷后,将形成很强的电场将氧化层击穿,造成器件损坏。为此,CMOS集成电路都设置了输入保护电路。锁定效应当CMOS电路的输入或输出端出现瞬时高压(高于电源电压VDD)时,有可能使电路进入这样一种状态,即电源至公共端之间有很大的电流流过,输入端失去控制作用。目前在高速CM

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。