fpga设计基础基于quartusii的fpga设计基本流程

fpga设计基础基于quartusii的fpga设计基本流程

ID:36031663

大小:1.94 MB

页数:38页

时间:2019-05-01

fpga设计基础基于quartusii的fpga设计基本流程_第1页
fpga设计基础基于quartusii的fpga设计基本流程_第2页
fpga设计基础基于quartusii的fpga设计基本流程_第3页
fpga设计基础基于quartusii的fpga设计基本流程_第4页
fpga设计基础基于quartusii的fpga设计基本流程_第5页
资源描述:

《fpga设计基础基于quartusii的fpga设计基本流程》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于QuartusIIFPGA设计基本流程西安邮电学院计算机系标题栏1QuartusⅡ用户界面资源管理窗口工具栏工程工作区编译信息窗口信息显示窗口菜单栏图1.1QuartusⅡ界面2021/10/82西安邮电学院计算机系启动QuartusⅡ软件后默认的界面主要由标题栏、菜单栏、工具栏、资源管理窗口、编译状态显示窗口、信息显示窗口和工程工作区等部分组成。标题栏:标题栏中显示当前工程的路径和工程名。菜单栏:菜单栏主要由文件(File)、编辑(Edit)、视图(View)、工程(Project)、资源(Assignments)、操

2、作(Processing)、工具(Tools)、窗口(Window)和帮助(Help)等菜单组成。工具栏:工具栏中包含了常用命令的快捷图标。资源管理窗:资源管理窗口用于显示当前工程中所有相关的资源文件。工程工作区:当QuartusⅡ实现不同的功能时,此区域将打开对应的操作窗口,显示不同的内容,进行不同的操作,如器件设置、定时约束设置、编译报告等均显示在此窗口中。编译状态显示窗口:此窗口主要显示模块综合、布局布线过程及时间。信息显示窗口:该窗口主要显示模块综合、布局布线过程中的信息,如编译中出现的警告、错误等,同时给出警告和错

3、误的具体原因。1QuartusⅡ用户界面2021/10/83西安邮电学院计算机系2基于QuartusⅡ的FPGA工程概述FPGA工程开发主要流程下载仿真时序分析适配综合设计输入约束表2.1FPGA开发流程2021/10/84西安邮电学院计算机系3设计的输入主要内容:创建工程图形输入文本输入NOTES2021/10/85西安邮电学院计算机系可通过创建工程向导创建一个的工程。3.1设计的输入—创建工程图3.1设置工程文件夹及工程名图3.2添加已存在文件(可选)工程是设计文件的组织形式,是一次设计过程的实体单位。2021/10/8

4、6西安邮电学院计算机系图3.3选择器件图3.4设定第三方工具图3.5显示设置信息图3.6工程建立完成3.1设计的输入-创建工程2021/10/87西安邮电学院计算机系3.1设计的输入-图形输入原理图输入法也称为图形编辑输入法,用QuartusⅡ原理图输入设计法进行数字系统设计时,不需要任何硬件描述语言的知识,在具有数字逻辑电路基本知识的基础上,利用QuartusⅡ软件提供的EDA平台设计数字电路或系统。图形输入的简要步骤如下:1.选择【File】--【New】选项,打开新建文件类型选择窗口2.选择BlockDiagram/S

5、chematicFile打开图形编辑输入窗口(下页)图3.7新建图形输入文件2021/10/88西安邮电学院计算机系3.1设计的输入-图形输入图3.8图形编辑器界面2021/10/89西安邮电学院计算机系3.在图形编辑窗口中任一个位置双击鼠标,或点击图中的“符号工具”按钮,或选择菜单Edit下的InsertSymbol命令,弹出下图所示的元件选择窗口:3.1设计的输入-图形输入图3.9Symbol对话框2021/10/810西安邮电学院计算机系3.1设计的输入-图形输入4.通过选取元件,便可在工作区中完成电路的设计输入。图3

6、.10图形方式完成电路的设计输入2021/10/811西安邮电学院计算机系3.3设计的输入-文本输入QuartusⅡ自带文本编辑器,用于程序设计输入。与图形输入类似,选择VerilogHDLFile输入方式,即可打开文本编辑器;如右图所示,在编辑器中完成程序代码的编写。图3.11新建文本输入文件图3.12完成代码输入2021/10/812西安邮电学院计算机系3.3设计的输入-NOTESPFGA开发流程中的设计输入、综合以及仿真步骤也可在第三方工具软件中完成。此时QuartusⅡ软件将第三方工具的输出作为输入文件,继续进行后续

7、流程。在设计输入完成后,可以通过选择菜单【Processing】-【Start】-【StartAnalysis&Elaboration】选项,对输入进行分析,如果存在错误,信息窗口将出现错误信息;分析完成后,可通过菜单【Tools】-【Netlistviewer】-【RTLViewer】查看设计对应的寄存器传输级视图。图3.13RTL视图2021/10/813西安邮电学院计算机系综合(Synthesis):综合过程完成对设计文件进行分析,生成门级网表文件。在QuartusⅡ中完成设计的输入后选择【Processing】-【S

8、tart】-【StartAnalysis&Synthesis】可以启动综合过程。综合过程的输入可以是设计源文件(.v/.vhd/.tdf/.bdfetc.),也可以是第三方综合工具的输出文件,如Synplify综合工具输出的综合结果.edf/.vqm文件。综合后形成工程数据库文件,用于后续

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。