EDA技术与VHDL课程设计任务书--看门狗设计

EDA技术与VHDL课程设计任务书--看门狗设计

ID:35627226

大小:1.15 MB

页数:18页

时间:2019-04-03

EDA技术与VHDL课程设计任务书--看门狗设计_第1页
EDA技术与VHDL课程设计任务书--看门狗设计_第2页
EDA技术与VHDL课程设计任务书--看门狗设计_第3页
EDA技术与VHDL课程设计任务书--看门狗设计_第4页
EDA技术与VHDL课程设计任务书--看门狗设计_第5页
资源描述:

《EDA技术与VHDL课程设计任务书--看门狗设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、课程设计任务书姓名学号班级课程名称EDA技术与VHDL课程性质专业课设计时间2009年11月27日——2009年12月28日设计名称看门狗设计设计要求①喂狗周期可以由用户定制②喂狗脉冲宽度较窄③复位脉冲宽度不小于12ms④看门狗启动后,除非重新上电,否则不能停止工作设计思路与设计过程按功能划分为3个模块:计数比较模块、分频模块、复位计时模块。其中,计数比较模块是系统的核心。计划与进度首先,确定各模块的大致功能及相互之间的联系;其次,针对每一底层模块编写相应的代码编译仿真并生成符号文件;再次,设计顶层文件电路图,编译、仿真、分配引脚、再编译生成可配置文件之

2、后下载到开发板进行验证;最后完成课程设计报告。任课教师意见说明课程设计报告课程:EDA技术与VHDL学号:姓名:班级:教师:设计名称:看门狗设计日期:2009年12月28日设计内容:1.看门狗电路时电子系统,是嵌入式系统中常用的抗干扰措施之一,其作用是在程序“跑飞”后强制系统复位。2.看门狗实际上是一个计数器,它需要在一定时间内被清零,否则,看门狗将产生一个复位信号使系统重新启动。3.系统主要由3个功能模块构成:1)计数比较模块;2)分频模块;3)复位计时模块;设计目的与要求:(1)根据“自顶向下、模块化”的设计方法,设计一种基于可编程逻辑器件的看门狗电

3、路,要求体现自顶向下的VHDL设计思路和方法。(2)有较高的实用价值。(3)喂狗周期可以由用户定制。(4)喂狗脉冲宽度较窄。(5)复位脉冲宽度不小于12ms。(6)看门狗启动后,除非重新上电,否则不能停止工作。设计环境或器材、原理与说明:PC机一台、QuartusII4.2软件、TD—EDA实验箱一台、SOPC开发板一块设计过程(步骤)或程序代码:1、运行QuartusII软件,分别建立新工程,选择File—>New菜单,创建VHDL描述语言设计文件,分别wdcmp.vhd,wdclock.vhd,wddelay.vhd的源程序。分别完成其功能。2、模块

4、设计与实现2.1计数比较模块在分频时钟的作用下计数,将计数值与预置值比较,若相等,则输出复位信号。复位信号有效时,将分频时钟屏蔽,计数比较模块停止计数,直至复位计时模块将其清零,重新计数。--描述计数比较模块的VHDL程序,图2-1为计数比较模块的仿真波形图。--wdcmp.vhd----LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;ENTITYwdcmpISPORT(--使能信号start:INSTD_L

5、OGIC;--清零信号clr:INSTD_LOGIC;--时钟信号clk:INSTD_LOGIC;--写信号wr:INSTD_LOGIC;--数据输入data:INSTD_LOGIC_VECTOR(7DOWNTO0);--复位信号reset:OUTSTD_LOGIC);ENDwdcmp;ARCHITECTUREbehaveOFwdcmpIS--定义状态TYPEstatetypeIS(notwatch,watch);SIGNALstate:statetype;--定义信号SIGNALpr:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALs

6、tart_delay:STD_LOGIC;SIGNALwr_delay:STD_LOGIC;BEGINDELAY_PROC:PROCESS(clk)BEGINIFrising_edge(clk)THENstart_delay<=start;wr_delay<=wr;ENDIF;ENDPROCESS;PR_PROC:PROCESS(clk)BEGINIFrising_edge(clk)THENIFstart='1'ANDstart_delay<='0'THENstate<=watch;IFpr="00000000"THENpr<="11111111";EN

7、DIF;ELSIFstate=notwatchANDwr='0'ANDwr_delay='1'THENpr<=data;ENDIF;ENDIF;ENDPROCESS;RESET_PROC:PROCESS(clk,clr)VARIABLEcnt:STD_LOGIC_VECTOR(7DOWNTO0):="00000000";BEGINIFclr='1'THENcnt:="00000000";reset<='0';ELSIFrising_edge(clk)THENIFstate=watchTHENIFcnt=prTHENreset<='1';ELSEcnt:=

8、cnt+'1';ENDIF;ELSEreset<='0';ENDIF;ENDIF

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。