EDA课程设计报告--动态输出4位十进制频率计的设计

《EDA课程设计报告--动态输出4位十进制频率计的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、武汉职业技术学院电信学院湖北职业技术学院《EDA技术》课程设计报告题目动态输出4位十进制频率计的设计所在学院电子信息工程学院专业班级电信08304学生姓名马强学号08024839指导教师王芳完成日期2010年11月18日武汉职业技术学院电信学院目录一、概述..........................................3二、设计正文......................................4（一）设计目的............................4（二）设计实现............................41、端口说明

2、............................42、Cnt10模块说明.......................53、Tctl模块说明........................64、锁存器reg16模块说明.................85、Scan_led模块说明....................96、顶层文件仿真........................107、硬件下载............................11三、总结..........................................13四、感言......

3、....................................14五、参考文献......................................15武汉职业技术学院电信学院概述此次设计的主要目的是学习掌握频率计的设计方法；掌握动态扫描输出电路的实现方法；学习较复杂的数字系统设计方法。通过单位时间（1秒）内频率的计数来实现频率计的设计。此设计主要用四位十进制计数器，所以频率计数范围为100～9999Hz。然后锁存防止闪烁显示，最后由译码扫描显示电路输出到数码管进行显示输出。并且下载后会有一秒钟的延时后才会显示输出所计频率输出。设计下载后能够进行仿真频率的计数和静态

4、显示，但是分频的设计程序有所缺陷导致长时间显示后会有1Hz的抖动。通过这次的设计能够更清楚的理解VHDL程序的描述语言，进行简单程序的编写和仿真。武汉职业技术学院电信学院动态输出4位十进制频率计的设计一、目的1.学习掌握频率计的设计方法。2.掌握动态扫描输出电路的实现方法。3.学习较复杂的数字系统设计方法二、设计实现4位十进制频率计外部接口如图1所示，顶层文件如图2所示，包含4中模块；Tctl、reg16、scan_led和4个cnt10。（1）端口说明F1Hz：给Tctl模块提供1Hz的频率输入。Fin：被测频率输入。scan_led：给scan_led模块提供扫描输入频率输入。

5、bt[1..0]：片选信号输出。sg[6..0]:译码信号输出。cout：进位输出。武汉职业技术学院电信学院图一四位十进制频率计的外部接口图二四位十进制频率计顶层文件（2）cnt10模块说明cnt10为含异步清零和同步时钟使能的十进制计数器，采用级联的方法进行计数，计数范围与所用cnt10级联个数有关，本次设计采用的是四个cnt10的级联，所以测频范围为0～9999Hz。计数模块cnt10的源代码如下所示：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYcnt10ISPORT(r

6、st,en,clk:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0);武汉职业技术学院电信学院cout:OUTSTD_LOGIC);ENDcnt10;ARCHITECTUREBEHAVOFcnt10ISSIGNALcnt:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(rst,en,clk)BEGINIFrst='1'THENcnt<="0000";ELSIF(clk'EVENTANDclk='1')ANDen='1'THENIFcnt="1001"THENcnt<="0000";cout<='1';ELSEcn

7、t<=cnt+1;cout<='0';ENDIF;ENDIF;ENDPROCESS;Q<=cnt;ENDBEHAV;（2）Tctl模块说明根据频率的定义和测量的基本原理，测定信号的频率必须有一个脉宽为1秒的对输入信号脉冲计数允许的信号；1秒计数结束后，计数值锁入锁存器的锁存信号和为下一测频计数周期做准备的计数器清0信号。这三个信号可以由一个测频控制信号发生器Tctl产生，其设计要求是Tctl的计数使能信号en能产生一个1秒脉宽的周期信号，并对频率计的每一计数器cnt1