集成电路课程设计报告--三输入异或门电路

《集成电路课程设计报告--三输入异或门电路》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、集成电路课程设计学号:14461221学号:14461223课程设计课程名称：集成电路设计实验题目：三输入异或门电路设计学生姓名：学生学号：学院（系）：信息数理学院专业班级：指导教师：实习时间：2017年06月19日~2017年06月30日21集成电路课程设计一、设计题目：设计出三输入异或门电路，列出工艺中需要的薄膜制备工艺和性能参数。二、设计原理：异或门（英语：Exclusive-ORgate，简称XORgate，又称EORgate、ExORgate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多

2、输入异或门可由2输入异或门构成。三输入异或门在数字集成逻辑电路中主要用来实现逻辑异或的功能。对于三输入异或门来说，若输入为偶数（此处包括0）个高电平1，则输出为低电平0；否则输出为高电平1。异或门的应用范围广，在实际应用中可以用来实现奇偶发生器或模2加法器，还可以用作加法器、异或密码、异或校检、异或门倍频器、可控反相器等等。虽然异或不是开关代数的基本运算之一，但是在实际运用中我们依然会相当普遍地使用到分立的异或门。因此，我们为了熟练了解、掌握异或门这一基本逻辑电路，对异或门电路进行了这次课程设计。异或门的逻辑表达式

3、：Y=ABC+ABC+ABC+ABC=A⊕B⊕C进一步可得到一位比较器的真值表：ABCYF000010011001010011011001010101110011111021集成电路课程设计二、电路设计：3.1使用S—edit画出电路电路原理图总电路图：分模块电路图1：与门21集成电路课程设计分模块电路图2：反相器3.2使用T-Spice对画出电路原理图进行电路仿真电路仿真代码：vvddVddGND5.0vaAGndPULSE(05200n0.3n0.3n200n400n)vbBGndPULSE(05100n0.3

4、n0.3n100n200n)vcCGndPULSE(0550n0.3n0.3n50n100n).tran/op1n400nmethod=bdf.printtranv(Y)v(Y)v(C)v(B)v(A)3.3电路仿真结果：输入信号：21集成电路课程设计输出结果：二、版图设计：4.1设计规则序号名称Ruledistance/lambda1.1WellMinimumWidth10.0001.3WelltoWell(SamePotential)Spacing6.0002.1ActiveMinimumWidth3.0002

5、.2ActivetoActiveSpacing3.0002.3aSource/DrainActivetoWellEdge5.0002.3bSource/DrainActivetoWellSpace5.0002.4aWellContact(Active)toWellEdge3.0002.4bSubsContact(Active)toWellSpacing3.0003.1PolyMinimumWidth2.0003.2PolytoPolySpacing2.0003.3GateExtensionoutofActive2.

6、0003.4a/4.1aSource/DrainWidth3.0003.4b/4.1bSource/DrainWidth3.0003.5PolytoActiveSpacing1.0004.2a/2.5ActivetoN-SelectEdge2.0004.2b/2.5ActivetoP-SelectEdge2.0004.3aSelectEdgetoActCnt1.0004.4aSelectMinimumWidth2.0004.4cSelecttoSelectSpacing2.0005.1APolyContactExa

7、ctSize2.0005.3APolyContacttoPolyContactSpacing2.0006.4AActiveContacttoGateSpacing2.0007.1Metal1MinimumWidth3.0007.2Metal1toMetal1Spacing3.0007.3Metal1OverlapofPolyContact1.0007.4Metal1OverlapofActiveContact1.0008.1ViaExactSize2.0008.2ViatoViaSpacing3.0008.3Met

8、al1OverlapofVia1.00021集成电路课程设计8.4aViatoPolyContactspacing2.0008.5bViatoActiveContactSpacing2.0008.5aViatoPolySpacing2.0008.5bVia(OnPoly)toPolyEdge2.0008.5cViatoActiveSpacing2.0008.