集成电路异或门设计

《集成电路异或门设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、巢湖学院《集成电路CAD》课程设计报告设计题目：异或门专业班级：10微电子学学号：姓名：指导教师：陈老师2013年6月20日目录一、电路逻辑功能31.1、真值表与表达式31.2、线路图31.3、符号图41.4、输出的T-Spice文件及各项参数41.5、Spice图形仿真5二、有关版图的设计52.1、总体版图52.2、DRC验证62.3、版图输出的T-Spice文件及各项参数62.4、Spice图形仿真6三、异或门版图的LVS验证7四、异或门版图设计问题讨论8五、结论8一、电路逻辑功能1.1、真值表与表达式真值表ABY000011101110逻辑表

2、达式1.2、线路图1.3、符号图1.4、输出的T-Spice文件及各项参数1.5、Spice图形仿真从上图输出的Spice仿真可以看出，此原理图与异或门的基本功能一致，即相同为零，异同为一，符合设计要求。二、有关版图的设计2.1、总体版图（重要步骤为：复制组件、引用组件、编辑引用组件成XOR2版图、）2.2、DRC验证2.3、版图输出的T-Spice文件及各项参数2.4、Spice图形仿真（见下页）从上图输出的Spice仿真可以看出，此原理图与异或门的基本功能一致，即相同为零，异同为一，符合设计要求。三、异或门版图的LVS验证四、异或门版图设计问题

3、讨论在已知电路原理图设计其版图时，必须根据所用的工艺设计规则，时刻注意版图同一层上及不同层间的图形大小及相对位置关系。为此，需要借助版图设计工具在线设计规则检查（DRC）功能来及时发现存在的问题。五、结论选取了2输入异或门电路的同时，我先将其线路图和版图画了一遍有助于在电脑上的操作。在实现了线路图后从而进行了版图的设计。版图的设计相对于线路图来说复杂一点，但熟能生巧，理解才是硬道理。在画版图的时候还是出现了很多操作上的不规范和细节的处理不当，导致实验一开始并不顺利，不过在同学的指导纠错下还是顺利将版图完成并验证无错误。实验不仅锻炼了我们的动手能力也

4、让我们对版图设计有了初步的认识。总的来说，实验还是挺顺利的。不管结果如何，在设计实验的过程中至少能学到很多东西，虽然这次实验我们顺利完成，但是要更深入的问题我们还是有很多不明白的，学无止境，未来还有很多值得学习的地方。