组成原理课程设计报告

《组成原理课程设计报告》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、上海大学计算机组成原理课程设计报告组员：谭泽宇12120681指导老师：沈文枫一、题目要求1.设计一个储存器，并且在Maxplus上模拟实现。2.目的：结合课程内容，熟悉储存器的设计，掌握不同类型的储存器应用。要求：每个组采用指定的内存芯片（二种）和译码器（一种）来实现二、设计思路本设计采用2个RAM和2个ROM，每一个分别为128*8位，加起来设计成一个512*8位的存储器。1、输入和输出的实现：考虑到整个存储系统是8位的，所以采用8位输入和8位输出。因为1个时间存储器只能选择输入或者输出，所

2、以我们采用两个三态缓冲器74244。当选择输入或输出时，就关闭另一个缓冲器，这样就能确保存储器在其中一种工作状态。如图所示，当选择输入的时候，W_E设置成高电平，O_E低电平，后面的74244不工作，也就是断开与OUT的连接，这样输入的内容就经过数据总线存入存储器中。同理，选择输出的时候，WE低电平，前一个74244关闭，存储器经由后一个74244输出。1、存储器的设计：如图所示，我们使用9位地址线来选择存储单元。后7位选择单个芯片内的存储单元。用address[6..0]加粗线表示7条线来连接

3、芯片，然后用address7和address8通过2：4译码器来选择某一个芯片。on低电平信号表示使用存储器，高电平表示不使用，把总线让给其他设备。此外，因为memenab使能信号是低电平有效，所以我们译码器出来的信号要接个非门。we接在上面输入的W_E。同理，we高电平是写，所以选择前一个74244选择输入模式后，要接一个非门，outenab也是如此。RAM和ROM创建的时候也要修改属性。RAM更改如图所示：LPM_WIDTH=8表示有8位、LPM_WIDTHAD=7表示128个单元ROM设置

4、里inlock为unused,memenab为used，LPM_FILE文件要自己写下：DEPTH对应单元数，WIDTH对应位数，DEC代表下面的内容是十进制，BEGIN后面代表初始化的ROM内容。0到10单元是10，11到20单元是20，以此类推。总线也要用粗线，然后连接到两个缓冲器之间的线上。因为不能直接将7根线连上去，所以我们采用线命名法，这样MAXPLUS会默认同名的线物理上相邻。一、MAXPLUS实现二、测试数据这是测试数据，测试的是把数据AB打入021地质，然后再从012地址把数据A

5、B输出。一开始，WE为低电平，OE高电平，代表输入模式，当ON开启，2：4译码器开启，选择存储器，将AB打入021地址。然后我们验证是否存进去了。我们将WE置高电平，OE低电平，代表输出模式，选择021地址，然后成功将AB输出，说明存入和输出都成功了。一、感想实践操作和理论还是有很大差距。存储器的设置、粗线的使用，线的命名，以及缓冲器的使用，都是这次设计中的收获。通过这次设计，我们对如果做一个简单的存储器有了初步的了解。