素域上椭圆曲线密码算法的硬件设计

素域上椭圆曲线密码算法的硬件设计

ID:35107210

大小:7.75 MB

页数:100页

时间:2019-03-18

素域上椭圆曲线密码算法的硬件设计_第1页
素域上椭圆曲线密码算法的硬件设计_第2页
素域上椭圆曲线密码算法的硬件设计_第3页
素域上椭圆曲线密码算法的硬件设计_第4页
素域上椭圆曲线密码算法的硬件设计_第5页
资源描述:

《素域上椭圆曲线密码算法的硬件设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学校代码=-;102862^lnP5l分类号二:—0^鮮:、密级:公开^新.UDC:仿31苗寡;V-'.于兰究盈学号:133449穿霉。‘山如山年田At^^細1!,????!^(K3auBKS3?iawSs?aa*选""1节間盛―可?巧靡聲峰*',:束魚大玄13紐工程硕±学位论文素域上楠圆曲线密码算法的硬件设计(学位论文形式:应用研究)研究生姓名:王凡导师姓名:王庆教授吕耀安高工申请学位类别工程硕±学位授予单位东南大学工程领域名称集成电巧工程论文答辩日期2016年6

2、月20日研巧方向通信与信息处理集成电巧学位授予日期2016年月日答辩委员会主席李巧巧离工评阅人吴建巧教授李巧巧巧工2016年6月21日表兩大?聲工程硕±学位论文素域上楠圆曲线密码的硬件设计专业名称;集成电路工程研巧生姓名:王凡导师姓名:王庆教授吕耀安高工2016年6月21日THEHARDWAREDESIGNOFELLIPTICCURVECRYPTOGRAPHYOVERPRIMEFIELDAThesisSubmited化SoutheastUniversityFor

3、theProfessionalDereeofMasterofEnineeringggBYWANGFanSupervisedbyProfessorWANGQingAndV’SeniorEngineer艮esearcherLYaoanSchoolofIntegratedCircuitsSoutheastUniversity2016独创社声明东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加W标注和致谢的地方

4、外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料一。与我同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并表示了谢意。研究生签名:义日期:札东南大学学位论文使用授权声明东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电子文档,可W采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外,允许论文被査阅和借阅,可W公布(包括刊登)论文的全部或部分内容。论文的公布(包括刊登)

5、授权东南大学研究生院办理。:导师签名:日期少(&研究生签名._石>|摘要摘要ve,楠圆曲线密码(ElliticCurCrtorahECC)算法得到了广计算机网络在今天的髙速发展pypgpy,一泛应用,作为公钥密码技术的种,楠圆曲线密码算法在构建安全应用方面不可或缺。同时,计算能力的不断提高,RSA加密算法(RivestShamirAdlemaiUlSA)、离散对数密码体制等的安全强度一,不断被挑战,而楠圆曲线密巧可W在密钥长度较短的情况下提供更高的安全性是种更高安全性的公钥密码机制。本文研巧了基于素域的楠圆曲线密码系统,完成了该

6、系统的硬件电路设计。-本文设汁的素域下的楠圆曲线密码系统,ST推荐的位宽P192,实现了硬件电路设计选取了NI。本文首先介绍了楠圆曲线密码算法的相关理论基础、素域上的运算法则;其次针对楠圆曲线体制作,阐述了ECC的运算层次队及各个层次的算法分析了分析;然后根据相应的技术理论基础给出了素域下楠圆曲线密码系统的算法架构,并对系统中各层的主要算法进行了优化;然后根据算法架构设计了素域滿圆曲线密码系统硬件架构并进行了模块划分,进而根据优化的算法对各模块进行硬件实现,W主从状态机的。其中签名系统的核也运算点乘运算采用了标准投影坐标系下的蒙哥马利

7、算法方式控制有限域运算单元加W实现,对速。素域棋乘运算单元采取字级乘法器的方式实现度和面积一=,并降低了定的功耗,48,进行相应的折衷。通过控制字长D来平衡面积和速度本设计中采取0最终使得整个数字签名系统在等同lOOMHz的频率下达到1的14次每秒的签名速度,达到了预期的设计指标。本设计采用Verilog曲凡硬件描述语言进行设汁,在Modelsim下通过了功能彷真,在Xilinx公--油ex6xcv61x240tel司生产的Virt下得到现场可编程口阵列(FildProrammeGateArraFPGA)原型gy,验证。证明了该设计能

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。