基于余数系统的数字频率合成技术研究及实现

《基于余数系统的数字频率合成技术研究及实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、４去寺寺成Ａ＾ｍＩ＾硕±学位论文ＩＭＡＳＴＥＲＴＨＥＳＩＳ‘戀Ｖ／ｒ论文题目基于余数系统的数字频率合成技术妍究及实现学科专业ｉｉ信与信息系统学号２０１３２１２６０３２７——＾作者姓名张凤君指导教师马上副教授，、，，，？，二＇ｅ．．．．；二心．．．．分类号密级注1UDC学位论文基于余数系统的数字频率合成技术研究及实现（题名和副题名）张凤君（作者姓名）指导教师马上副教授电子科技大学成都（姓名、职称、单位名称）申请学位级别硕士学科专业通信与信息系统提交论

2、文日期2016.04.15论文答辩日期2016.05.26学位授予单位和日期电子科技大学2016年6月30日答辩委员会主席评阅人注1：注明《国际十进分类法UDC》的类号。AResearchandImplementationofDigitalDirectSynthesizerBasedonResidueNumberSystemAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:CommunicationandInformationSy

3、stemsAuthor:FengjunZhangSupervisor:Prof.ShangMaSchool:NationalKeyLaboratoryofScienceandTechnologyonCommunication独剑性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知，除了文中特别加标注和致谢的地方夕ｈ，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作

4、了明确的说明并表示谢意。。／占Ｉ訂之＾球作者签名：意日期：年月日论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定，有权保留并向国家有关部口或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人授权电子科技大学可将学位论文的全、部或部分内容编入有关数据库进行检索，可Ｗ采用影印缩印或扫描等复制手段保存、汇编学位论文。（保密的学位论文在解密后应遵守此规定）：作者签名：沁凤老导师签名曰期年月＾摘要摘要直接数字频率合成器（DirectDigitalSynthesiz

5、er，DDS）被广泛地应用于现代电子系统中，是电子通信系统数字化设计的关键部件。直接数字频率合成器被喻为众多电子系统的“心脏”，其重要性不言而喻。传统的数字频率合成器为了较好的输出波形性能需要较大的硬件规模，通常实现中仅取相位累加器输出的高位作为查找表的寻址信号，这导致了DDS的相位截短误差。针对此问题，本文分别研究了基于余数系统（ResidueNumberSystem，RNS）以及余数与代数整数量化（AlgebraicIntegerQuantization，AIQ）相结合的直接数字频率合成方法及实现结构，目的在于保证波形输出性能同时减

6、少硬件资源，或在相同硬件资源消耗下提高输出波形的性能。本文首先利用余数系统各通道之间独立并行计算特性，将用于查找表寻址的相位信息进行余数化，使得传统DDS的查找表深度由N压缩至ini（Nnii），大幅度减小查找表深度的同时提升系统运行速度，其代价是需要对查找表的输出进行乘加运算才能得到最终输出。为了提高乘加运算的性能，本文进一步将查找表的存储样点进行第二次余数化处理，以降低运算复杂度和提高运算精度。这种将相位或样点值进行余数化处理来压缩DDS存储空间的方法需要额外的乘加运算，但在高输出波形性能情况下具有较好的面积、时延性能。另一方

7、面，为了进一步降低后续定点乘加运算中截位所带来的输出波形信噪比损失并提高DDS存储样点的精度，本文还进行了基于代数整数（AlgebraicInteger，AI）表示的DDS设计方法研究。代数整数量化可以利用较小的整数向量来近似或完全等价地表示实数，其主要特点是在乘加运算中无精度损失。虽然代数整数的加法运算各通道是独立和并行的，但乘法运算却较复杂。为了改进代数整数量化乘法的问题，本文将代数整数和余数系统结合起来，以保持高精度运算的同时加法和乘法运算各通道间相互独立、并行。结合本文所提出的基于RNS的DDS结构，存储在查找表的样点值用代数整

8、数表示可减少由后续乘加运算带来的额外开销。针对以上问题的研究，本文进行了基于余数系统、余数系统和代数整数相结合的直接数字频率合成器的算法和结构设计、硬件实现及性能分析。理论及仿真分析和基于ASIC的实现结果