基于fpga的数字频率合成计

《基于fpga的数字频率合成计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、JIANGSUUNIVERSITYOFTECHNOLOGYFPGA技术实验报告基于FPGA的直接数字频率合成器设计学院：电气信息工程学院专业：测控技术与仪器班级：11测控2姓名：学号：指导教师：时间：2014年12月一、功能要求与整体设计（3）1.1功能要求（3）1.2整体设计（3）二、DDS技术的基本原理（3）三、基本DDS设计（5）3.1频率预置与调节电路（5）3.2累加器（5）3.3波形存储器（6）3.4D/A转换器（6）3.5低通滤波器（6）四、基于DDS的正弦信号发生器设计实现（6）4.132位加

2、法器ADDER32设计（6）4.232位寄存器REG32B设计（7）4.3正弦波ROM设计（8）五、程序设计（9）5.1正弦波产生程序设计（9）5.2三角波产生程序设计（11）5.3方波产生程序设计（12）5.4锯齿波产生程序设计（14）5.5顶层仿真（16）六、DAC0832接口电路及程序设计4.1DAC0832接口电路设计（17）6.2DAC0832接口程序设计（18）七、软硬件调试（18）7.1软件下载（18）7.2硬件调试（19）八、心得体会（22）九、参考文献（22）十、附录（23）附录1源程序清

3、单（23）附录2实物图（27）一、功能要求和整体设计1.1功能要求设计一个多功能波形发生器。该波形发生器能产生正弦波、方波、三角波和由用户编辑的特定形状波形。具体要求如下：(1)具有产生正弦波、方波、三角波、锯齿波4种周期性波形的功能。(2)用键盘输入编辑生成上述4种波形(同周期)的线性组合波形。(3)具有波形存储功能。(4)输出波形的频率范围为100Hz〜200kHz;重复频率可调，频率步进间隔Sl00Hzo(5)具有显示输出波形的类型、重复频率(周期)和幅度的功能。1.2整体设计多功能波形发生器系统由输

4、入部分、FPGA部分、DAC、显示部分四部分组成。其系统框图如图1-1所示。图1-1系统框图二、DDS技术的基本原理对于正弦信号发生器，它的输出可以用下式来描述:c=Asindcot-Asin(2^ft)°OlttJout0)其中，Sout是指该信号发生器的输出信号波形，/QUt只输出信号对应的频率。上式的表述对于时间t是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理，用基准时钟Clk进行抽样，令正弦信号的的相位o为在一个elk周期Tclk,相位e的变化量为Ae=27ifoutTcIk271fout

5、elk其中fclk指elk的频率对于2II可以理解为“满”相位，为了对AG进行数字量化，把211切割成2用词每个elk周期的相位增量Ae用量化值BAe来描述：BA0=(A0•2n)/2jt,iLBAe为整数与上式联立可得：ASoutoutelkelk(4)显然，信号发生器可以描述Sout=Asmd+Ae)=Asin[+BAe)]=Afsm(B^+(5)其中ek-i指前一个elk周期的相位值，同样得出(6)由以上推倒可以得出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值，而用于累加的

6、香味増量量化值Bae决定了信号的输出频率fout并呈现简单的线性关系。直接数字合成器DDS就是根据以上原理而设计的数控频率合成器，图2-1为其基本DDS结构，主耍有相位累加器、相位调制器、正弦ROM查找表构成图中的相位累加器、相位调制器、正弦ROM斉找表是DDS结构中的数字部分。图2-1基本DDS结构三、基本DDS设计DDS基本组成如图3-1所示。图3-1为DDS基本组成3.1频率预置与调节电路此部分主要实现频率控制量的输入与调节，不变量K被称为相位增量，也叫频率控制字，通过调节频率控制字可以改变信号的输出

7、频率。3.2累加器相位累加器由加法器和寄存器组成，其组成框图如图3-2所示。图3-2相位累加器组成框图在吋钟的作用下，进行相位累加，当相位累加器累加满量吋就会产生一次溢出，完成一个周期性的动作。3.3波形存储器可以进行波形的相位一幅值转换。ROM的N位地址：把0—360度的正弦角度离散成具有2N个样值的序列；ROM的D位数据位：2N个样值的幅值量化为D位二进制数据。3.4D/A转换器D/A转换器可以把己经合成的波形的数字量转换成模拟量。3.5低通滤波器滤除生成的阶梯形正弦波中的高频成分，将其变成光滑的波形。

8、四、基于DDS的正弦信号发生器设计实现根据设计原理框图分别设计出加法器、寄存器、正弦波等ROM。4.132位加法器ADDER32设计在原理图文件下在空白处双击，单击“McgaWizardPlug-InManager”选择第一项，如图4-1所示。阁4-1原理阁设置选择器件为cyclone,语言方式为VerilogHDL。在算数项Arithmetic中选择计数器LPM_ADD_SUB.存于所建工程文件夹下命名为ADD