数字频率合成器的fpga实现

《数字频率合成器的fpga实现》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、数字频率合成器的FPGA实现

2、第1...　摘要：介绍了DDFS的原理和Altera公司的FPGA器件ACEX1K的主要特点，给出了用ACEX1K系列器件EP1K10TC144－1实现数字频率合成器的工作原理、设计思路、电路结构和仿真结果。关键词：DDFS；FPGA；快速通道互连；仿真１　概述１９７１年，美国学者Ｊ．Ｔｉｅｒｎｃｙ，Ｃ．Ｍ．Ｒａｄｅｒ和Ｂ．Ｇｏｌｄ提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成方法。限于当时的技术和器件水平，它的性能指标尚不能与已有技术相比，故未受到重视。近３０年间，

3、随着集成电路技术和器件水平的提高，一种新的频率合成技术——直接数字频率合成（ＤＤＦＳ）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。随着微电子技术的发展现场可编程门阵列ＦＰＧＡ器件得到了飞速发展。由于该器件具有工作速度快，集成度高和现场可编程等优点，因而在数字信号处理中得到了广泛应用，越来越受到硬件电路设计工程师们的青睐。直接数字频率合成（ＤＤＦＳ）技术以其具有频率分辨率高，频率变换速度快，相位可连续线性变化等特点，而在数字通信系统中被广泛采用。本文基于ＤＤＦＳ的基本

4、原理，给出了利用ＡＬ-ＴＥＲＡ公司的ＦＰＧＡ芯片（ＡＣＥＸ１Ｋ系列ＥＰ１Ｋ１０ＴＣ１４４－１器件）完成ＤＤＦＳ系统设计的具体方法。ＡＣＥＸ１Ｋ系列器件是Ａｌｔｅｒａ公司着眼于通信（如Ｘｄｓｌ路由器等）、音频处理及类似场合的应用而推出的新型芯片系列。ＡＣＥＸ１Ｋ系列器件具有以下特性：（１）采用查找表（ＬＵＴ）和ＥＡＢ相结合的结构模式，可提供高效低功耗的优良性能。因为ＬＵＴ结构适用于实现高效的数据通道、增强型寄存器、数学运算及数字信号处理设计，而ＥＡＢ结构可实现复杂的逻辑功能和存储器功能。（２）密度高，典型门数为１万到１

5、０万门，有多达４９１５２位的ＲＡＭ（每个ＥＡＢ有４０９６个ＲＡＭ）。（３）系统内核采用２．５Ｖ电压，Ｉ／Ｏ脚可支持２．５Ｖ／３．５Ｖ／５．０Ｖ多电压标准；器件功耗低；具有高达２５０ＭＨｚ的双向Ｉ／Ｏ功能；完全支持３３ＭＨｚ的ＰＣＩ总线标准；内置ＪＴＡＧ边界扫描电路；不需测试矢量和扫描链即可对所有器件进行１００％的功能测试。４具有快速连续式延时可预测的快速通道互连（ＦＡＳＴＴＲＡＣＫ）；能实现快速加法器、计数器和比较器等算术运算功能；具有专用链和实现高速多扇入逻辑功能的专用级链；具有能实现内部三态总线的三态仿真；具有

6、多达６个全局时钟信号和４个全局清除信号。（５）每个引脚都有独特的三态输出使能控制；可编程输出的压摆率控制可以减少电平转换产生的噪声；引脚与引脚间具有用户可选的钳位电路；支持热插拔操作。２　ＤＤＦＳ基本原理ＤＤＦＳ技术是一种可把一系列数字量形式信号通过ＤＡＣ转换成模拟量形式信号的合成技术。目前使用最广泛的一种ＤＤＦＳ方式是利用高速存储器作查寻表，然后通过高速ＤＡＣ产生已用数字形式存入的正弦波。图１是ＤＤＦＳ的基本原理图。２．１相位累加器相位累加器由Ｎ位加法器与Ｎ位累加寄存器级联构成。时钟脉冲每触发一次，加法器便将频率控制

7、数据与累加寄存器输出的累加相位数据相加，然后把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟的作用下继续与频率控制数据相加。这样，相位累加器在参考时钟的作用下将进行线性相位累加，相位累加器累加满量时，就会产生一次溢出，以完成一个周期性的动作，这个周期就是ＤＤＦＳ合成信号的一个频率周期，累加器的溢出频率就是ＤＤＦＳ输出的信号频率。２．２相位－幅值转换用相位累加器输出的数据作为取样地址来对正弦波波形存储器进行相位－幅值转换，即可在给

8、定的时间上确定输出的波形幅值。２．３数模转换通过ＤＡＣ可将数字量形式的波形幅值转换成所要求的合成频率模拟量形式信号，低通滤波器用于衰减和滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。对于计数容量为２Ｎ的相位累加器和具有Ｍ个相位取样的正弦波波形存储器，若频率控制字为Ｋ，则ＤＤＳ系统输出信号的频率为：ｆｏ＝ｆｃ×Ｋ／２Ｎ，而频率分辨率则为：Δｆ＝ｆｏｍｉｎ＝ｆｃ／２Ｎ。３　基于ＦＰＧＡ的ＤＤＦＳ结构设计图２是利用ＤＤＦＳ原理设计的一个信号源发生器的结构框图。图中，ＦＰＧＡ用来控制输出波形的频率、相位和波形的选择。波形

9、数据的存放有两种形式，一种是将固定波形数据存放在ＥＥＰＲＯＭ里，主要有正弦波，三角波，锯齿波包括半正弦波，半三角波，半锯齿波数据。而对于特殊的波形，则通过上位机下载到ＲＡＭ里，然后从ＲＡＭ里读取数据。该系统在工作时，首先由上位机把控制命令和数据参数通过ＵＳＢ接口用ＡＴ９６总线传给ＦＰＧＡ。如果是固定波形，就从ＥＥＰＲＯＭ中读取