《link16信号侦察算法研究与fpga实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
分类号TN971密级公开UDC654.9学位论文编号D-10617-308-(2016)-01075重庆邮电大学硕士学位论文中文题目Link16信号侦察算法研究与FPGA实现英文题目ResearchonLink16SignalReconnaissanceAlgorithmandFPGAImplementation学号S130101083姓名李亮学位类别工学硕士学科专业信息与通信工程指导教师田增山教授完成日期2016年6月8日 重庆邮电大学硕士学位论文摘要摘要随着通信对抗技术的不断发展，战争形态加速向信息化战争演变，为适应信息化战争需求，战术数据链应运而生，并成为现代化战争中的重要组成部分。目前，我国的许多周边国家已经部署了Link16数据链，因此对Link16信号侦察技术的研究具有重要的现实意义。本文根据Link16信号自身特点，设计了一种适用于Link16信号的侦察方案，该方案能够实现Link16信号的全概率实时接收、空域参数估计和信号的基带解析。本文的主要研究内容如下：首先，本文对现有的三种主流宽带接收方法进行了分析，并针对Link16信号快跳频和宽频等特点，设计了一种基于多相滤波器的Link16信号宽带接收方法，同时设计了相应的FPGA实现方案。该方法降低了系统采样率，减少了信道划分个数，仿真结果表明在信噪比大于-9dB时，该宽带接收方法能正确地检测出Link16信号。最后通过硬件测试验证了该FPGA设计的有效性。然后，本文对Link16信号空域参数进行了估计，主要包括：脉冲宽度估计、到达时间估计和到达角度估计，并针对各个估计算法设计了相应的FPGA实现方案。本文采用能量检测算法对信号进行了检测和时宽估计，并对TOA估计中所采用的相关检测算法的实现方式进行了改进。对于DOA估计则采用基于酉变换的MUSIC算法，并结合Jacobi算法和CORDIC算法实现整个到达角度估计过程。最后通过仿真对上述各个参数估计算法进行了分析与验证，并结合硬件测试结果验证了各FPGA设计的有效性。最后，本文对Link16信号进行基带解析处理以获得基带信号。本文根据现有JTIDS终端的系统模型，对其中的错误擦除解码(Errors-and-ErasuresDecoder,EED)算法进行了改进，并对JTIDS接收机分别采用现有EED算法和改进EED算法时的性能进行了分析，仿真结果表明改进EED算法的性能优于现有EED算法的性能。最后设计了一种基于相位扫描的FPGA实现方案，解决了Link16信号载波相位不连续及本地载波与接收信号相位不匹配等问题，并通过仿真和硬件测试验证了该FPGA设计的有效性。关键词：Link16，宽带接收，参数估计，基带解析，FPGAI 重庆邮电大学硕士学位论文AbstractAbstractWiththerapiddevelopmentofcommunicationcountermeasurestechnology,thewarfareformhasacceleratedandevolvedtowardstheinformationwarfare.Inordertomeettheneedsoftheinformationwar,thetacticaldatalinkcomesintobeing,andbecomeanimportantpartofthemodernwar.Currently,mostneighboringcountrieshavedeployedLink16DataLinks,thustheresearchonreconnaissancetechnologyofLink16DataLinkshasagreatpracticalsignificance.AccordingtothecharacteristicsofLink16signal,aLink16reconnaissanceschemeisdesigned,whichcanrealizethefullprobabilityofreal-timeLink16signalreception,parameterestimationandbasebandprocessing.Themaincontentsaredescribedasfollows:Firstly,theexistingthreekindsofmainstreamwidebandreceivingmethodareanalyzed.Aimingatthefeaturesoffasthoppingandwidefrequencybands,thisthesisdesignsamethodforwidebandLink16signalreceptionbasedonpoly-phasefilteringanddesignsthecorrespondingimplementationschemeofFPGA.Thismethodreducesthesystemsamplingrateandreducesthenumberofchanneldivision,thesimulationresultsshowthatwhentheSNRisgreaterthan-9dB,thewidebandreceivermethodcancorrectlydetectLink16signal.Finally,theeffectivenessoftheFPGAdesignisverifiedbyhardwaretesting.Then,theairspaceparametersofLink16signalareestimated.Themaincontentsinclude:pulsewidthestimation,arrivaltimeestimationandarrivalangleestimation,meanwhilethecorrespondingFPGAimplementationschemeisdesignedforeachestimationalgorithm.Inthisthesis,energydetectionalgorithmisusedtodetecttheLink16signalandestimateitspulsewidth,andtheimplementationofcorrelationdetectionalgorithmusedinTOAestimationisimproved.TheDOAestimationisrealizedbytheMUSICalgorithmbasedonunitarytransformation,andcombinedwithJacobialgorithmandCORDICalgorithmtorealizethewholeestimationprocess.Eachoftheparameterestimationalgorithmsisanalyzedandverifiedbysimulation,andeffectivenessofeachFPGAdesignisverifiedbythehardwaretestresults.Finally,thebasebandsignalisobtainedbybasebandprocessingofLink16signal.AccordingtotheexistingsystemmodelofJTIDSterminal,animprovementontheErrors-and-ErasuresDecoder(EED)isproposedfortheJTIDSreceivertoreplacetheII 重庆邮电大学硕士学位论文AbstractoriginalEED.ThentheperformanceofJTIDSreceiverwithimprovedEEDandconventionalEEDareanalyzedrespectively.ThesimulationresultsshowthattheimprovedEEDoutperformstheconventionalEED.Finally,aFPGAimplementationschemebasedonphasescanningisdesigned,whichsolvestheproblemsofcarrierphasediscontinuityofLink16signalandthephasemismatchbetweenthelocalcarrierandthereceivedsignal，meanwhiletheeffectivenessofFPGAdesignisverifiedbysimulationandhardwaretesting.Keywords:Link16,widebandreception,parametersestimation,basebandprocessing,FPGAIII 重庆邮电大学硕士学位论文目录目录注释表...........................................................................................................................VII第1章引言....................................................................................................................11.1研究背景和意义................................................................................................11.2研究现状............................................................................................................21.2.1Link16信号宽带接收研究现状...............................................................21.2.2Link16信号参数估计研究现状...............................................................21.2.3Link16信号基带解析研究现状...............................................................31.3主要研究内容及结构安排.................................................................................4第2章Link16信号简介及侦察方案设计....................................................................62.1Link16系统组成及工作原理.............................................................................62.1.1Link16系统组成.......................................................................................62.1.2Link16工作原理.......................................................................................72.1.3Link16数据链的时隙结构.......................................................................82.2Link16传输波形...............................................................................................102.3Link16信号侦察方案设计...............................................................................132.3.1实现目标及难点....................................................................................132.3.2方案设计................................................................................................142.4本章小结..........................................................................................................16第3章Link16信号宽带接收及FPGA实现..............................................................173.1现有宽带接收方法..........................................................................................173.1.1软件无线电接收机................................................................................173.1.2压缩-FFT数字宽带接收机...................................................................183.1.3基于多相滤波器组的宽带信号接收机................................................183.2多相滤波器组信道化接收机..........................................................................193.2.1信道划分................................................................................................193.2.2多相滤波信道化接收机........................................................................21IV 重庆邮电大学硕士学位论文目录3.3改进的Link16信号宽带接收方法.................................................................243.4Link16信号信道化接收机的FPGA实现.......................................................273.5仿真分析与FPGA测试...................................................................................313.5.1仿真结果与分析.....................................................................................313.5.2FPGA测试结果......................................................................................353.6本章小结...........................................................................................................37第4章Link16信号空域参数估计及FPGA实现......................................................384.1脉冲宽度估计...................................................................................................384.1.1算法分析................................................................................................384.1.2脉冲宽度估计的FPGA实现................................................................394.1.3仿真分析与FPGA测试........................................................................404.2到达时间估计..................................................................................................444.2.1算法分析................................................................................................444.2.2到达时间估计的FPGA实现................................................................454.2.3仿真分析与FPGA测试........................................................................484.3到达角度估计..................................................................................................524.3.1算法分析................................................................................................524.3.2协方差矩阵的实值化............................................................................534.3.3Jacobi算法..............................................................................................544.3.4CORDIC算法.........................................................................................554.3.5到达角度估计的FPGA实现................................................................564.3.6仿真分析与FPGA测试........................................................................614.4本章小结..........................................................................................................64第5章Link16信号基带解析及FPGA实现..............................................................655.1系统模型..........................................................................................................655.1.1JTIDS发射机模型..................................................................................655.1.2基于改进EED算法的JTIDS接收机模型..........................................655.2性能分析..........................................................................................................675.2.1现有EED算法性能分析......................................................................67V 重庆邮电大学硕士学位论文目录5.2.2改进EED算法性能分析......................................................................705.3基带解析的FPGA实现..................................................................................725.4仿真分析与FPGA测试..................................................................................765.4.1仿真结果与分析....................................................................................765.4.2FPGA测试结果......................................................................................775.5本章小结...........................................................................................................78第6章结束语..............................................................................................................806.1论文的主要工作..............................................................................................806.2后续研究工作..................................................................................................81参考文献........................................................................................................................82致谢................................................................................................................................87攻读硕士学位期间从事的科研工作及取得的成果....................................................88VI 重庆邮电大学硕士学位论文注释表注释表ADCAnalogtoDigitalConverter，模数转换器AWGNAdditiveWhiteGaussianNoise，加性高斯白噪声ALUTAdaptiveLookUpTable，自适应查找表CORDICCoordinateRotationDigitalComputer，坐标旋转数字计算CCSKCyclicCodeShiftKeying，循环码移位键控DPDoublePulse，双脉冲DSPDigitalSignalProcessor，数字信号处理器DOADirectionofArrival，到达角度DFTDiscreteFourierTransform，离散傅里叶变换EEDErrors-and-ErasuresDecoder，错误擦除解码EstimatingSignalParametersviaRotationalInvarianceTechniques，旋转ESPRIT不变技术的信号参数估计FPGAFieldProgrammableGateArray，现场可编程门阵列FFTFastFourierTransform，快速傅里叶变换JTIDSJointTacticalInformationDistributionSystem，联合战术信息分发系统MSKMinimumShiftKeying，最小频移键控MUSICMultipleSignalClassification，多信号分类PNIPulsedNoiseInterference，脉冲噪声干扰P2DPPacked-2DoublePulse，2个双脉冲封装P2SPPacked-2SinglePulse，2个单脉冲封装P4SPPacked-4SinglePulse，4个双脉冲封装PLLPhaseLockedLoop，锁相环RTTRoundTripTiming，往返计时RAMRandomAccessMemory，随机存储器SERSymbolErrorRate，符号错误率STDPStandardDoublePulse，标准双脉冲VII 重庆邮电大学硕士学位论文注释表SNRSignalNoiseRatio，信噪比TDMATimeDivisionMultipleAccess，时分多址TADILTacticalDigitalInformationLinks，战术数字信息链路TOATimeofArrival，到达时间VIII 重庆邮电大学硕士学位论文第1章引言第1章引言1.1研究背景和意义从20世纪50年代以来，一大批高性能武器走向现代化战争的历史舞台，各作战平台对于信息的交互、共享及实时处理的需求越来越高。随着信息技术的不断发展，现代战争正加速向信息化战争转变，战场上信息的种类和规模都不断增加，传统的无线电技术已经很难满足现代信息化战争需求，于是，战术数据链应运而生，并成为现代信息化战争中的重要组成部分。数据链技术是一种适应现代信息化战争需求，以通信网络和信息处理为基础，将战场中的各个作战要素联为一个有机整体的数据传输技术。它能够在各个作战单位之间，通过使用通信双方规定的通信链路协议，并使用机载设备进行高速数据信息的交换以及指挥命令的下达和接收。数据链技术用于军事作战背景，最初[1]诞生于20世纪50年代，现役的典型数据链有：美军使用的战术数字信息链路系列(TacticalDigitalInformationLinks,TADIL)，俄罗斯的“蓝宝石”、“彩虹”数[2]据链，以色列的“ACR-740”数据链等。联合战术信息分发系统(JointTacticalInformationDistributionSystem,JTIDS)[3]是一个集成通信、导航和身份识别于一体的系统，它作为Linkl6数据链的通信载体，目前已广泛应用于美军及北约部队。该系统是一个时分多址系统，采用了[4,5]直接序列扩频、跳频、RS编码等多种技术，具有保密传输、侦察识别、超视距作战、协同和指挥作战等能力。Link16作为现有美军和北约部队的主要战术通信数据链，已经广泛应用在了各种作战平台上，里面包含了大量的战术和战略信息，对于应对未来可能发生的战争，必须提前对Link16数据链的相关信息进行研究分析，这样才能为赢得未来战争打下基础。对Link16信号进行侦察技术研究，不仅具有重大理论意义，而且也是适应未来电子情报侦察的需求。目前国内外针对Link16数据链侦察技术的研究还较少，所以在技术层面上具有一定挑战性，对我军自身的通信对抗技术发展也具有非常重要的现实意义。1 重庆邮电大学硕士学位论文第1章引言1.2研究现状通信侦察的任务就是利用电子探测手段对敌方各种辐射源进行搜索截获、测[6,7]量分析、分选识别等工作。本文所涉及的Link16信号侦察技术主要包括宽带信号接收、空域参数估计和信号基带解析，本节将对这三方面的研究现状进行概述。1.2.1Link16信号宽带接收研究现状实现Link16信号的检测接收是Link16战术数据链侦察任务的基础和关键。由[8]于Link16信号采用了跳频扩频和直接序列扩频等技术，实现Link16信号侦察极具困难和挑战。跳频信号的检测接收是研究Link16信号的前提，在文献[9]中提出了一种基于多通道辐射计的Link16跳频信号检测算法，该算法通过自适应总体判决门限与每个通道在积分周期内能量的总体检验统计量作对比，从而判断是否有[10,11]Link16信号存在，这仍然属于传统的数字宽带信道化接收机，无法克服计算量大、通道数多、硬件要求高等缺点。文献[12]提出了一种数字并行信道化接收机，它解决了传统数字信道化接收机中硬件复杂等缺点，但却只适用于慢速跳频系统，无法满足于Link16快速跳频信号的检测接收。本文根据Link16信号的特点，设计了一种基于多相滤波器组的信道化接收方法，并给出此信道化接收机的现场可编程门阵列(FieldProgrammableGateArray,FPGA)实现方案。通过本文设计的信道化接收模型可实现Link16信号的全概率实时接收，并且有效地降低系统采样率，减少信道划分个数，利于在FPGA上实现。1.2.2Link16信号参数估计研究现状当Link16信号被宽带接收后，需对该信号进行空域参数估计，为Link16信号的检测识别及信号分选做好准备。参数估计主要包括脉冲宽度估计、到达角度估[13][14]计(DirectionOfArrival,DOA)、到达时间估计(TimeOfArrival,TOA)等。[15]其中，对于Link16信号检测现有的方法有：延时相关检测法、延时相乘法[16][17]和基于谱图的时频分析算法等，这些算法复杂度较高，不利于工程实现。本文则采用一种多相滤波后基于能量检测以及脉冲宽度估计的Link16信号检测方法，该方法计算简单，易于工程实现。对于Link16信号的到达时间估计，主要是基于2 重庆邮电大学硕士学位论文第1章引言[18][19][20]能量的相关检测法、循环谱的时延估计算法或者广义互相关算法等。Link16[21]信号到达角度估计属于阵列信号处理范畴，对于DOA估计多采用子空间类算法，多重信号分类(MultipleSignalClassification,MUSIC)算法和基于旋转不变技术的信号参数估计(EstimatingSignalParametersviaRotationalInvarianceTechniques,[22]ESPRIT)就是其中具有代表性的算法。在采用子空间类算法进行DOA估计时，会涉及矩阵特征值分解运算，现主流[23][24][25]的方法有：对称QR法、三对角Householder法、Jacobi法，但上述的这三种方法只能对实对称矩阵进行特征值分解，而阵列接收数据计算的协方差矩阵为复数矩阵。为解决上述问题，文献[26]提出了一种酉变换法可将协方差矩阵变换为实对称矩阵。在特征值分解过程中会涉及矩阵旋转运算，工程中一般采用坐标旋[27,28]转数字计算(CoordinateRotationDigitalComputer,CORDIC)法进行实现。本文将对各个参数估计算法进行研究分析，并结合FPGA自身特性，针对各个估计算法设计相应的FPGA实现方案，以降低硬件复杂度，减少硬件资源消耗。1.2.3Link16信号基带解析研究现状Link16信号采用了最小频移键控调制(MinimumShiftKeying,MSK)和循环码移位键控编码(CyclicCodeShiftKeying,CCSK)等技术，对于CCSK编码信号的盲[29]检测一般采用相关检测算法，此算法复杂度低、易于在FPGA上实现，在CCSK[30]的相关检测算法中又分为多路并行相关检测法和循环相关检测法。文献[31]给出了采用相关检测法解析Link16信号时，关于误符号率(SymbolErrorRate,SER)性能方面的数学分析。文献[32]给出了JTIDS分别在单脉冲模式和双脉冲模式下，采用错误擦除解码(Errors-and-ErasuresDecoder,EED)算法的JTIDS接收机在加性高斯白噪声(AdditiveWhiteGaussianNoise,AWGN)和脉冲干扰(PulsedNoiseInterference,PNI)同时存在时的误符号率性能分析，其结果表明采用EED时JTIDS接收机的性能更优越。文献[33]中也同样利用EED算法对JTIDS接收机进行了改进。现有的EED算法只对单一脉冲进行分析，被判定为擦除的符号不能被纠正，接收机的误符号率依然较高。为进一步提高JTIDS接收机的抗干扰性能，本文针对JTIDS信号的双脉冲模式，对现有EED算法进行了改进，进一步降低了在复杂电磁环境下系统的误符号率。3 重庆邮电大学硕士学位论文第1章引言1.3主要研究内容及结构安排随着近几年FPGA在数字通信领域的广泛应用，已有大量的信号检测算法在FPGA上实现，但把FPGA应用于Link16信号的检测接收并进行相关参数估计的研究还很少。本文根据Link16信号侦察需求，设计了一套Link16信号侦察算法并在FPGA上实现了这套算法方案，主要内容包括Link16信号宽带接收与FPGA实现、Link16信号空域参数估计与FPGA实现、Link16信号基带解析与FPGA实现。具体研究内容如下：1.根据Link16信号自身特性及其关键技术，并结合侦察方案的实现目标和相关技术难点，设计了Link16信号侦察方案的总体架构。2.对现有宽带接收方法进行对比分析，确定了采用基于多相滤波器组的信道化接收机来对Link16信号进行宽带接收。针对Link16信号快跳频和宽频等特点，设计了一种基于多相滤波器组的Link16信号宽带接收方法，同时还设计了相应的FPGA实现方案，最后通过仿真和硬件测试对该宽带接收方法及FPGA设计进行了验证和分析。3.设计了Link16信号空域参数估计算法及相应的FPGA实现方案，主要包括脉冲宽度估计、到达时间估计和到达角度估计。首先采用能量检测算法实现了脉冲宽度估计及Link16信号检测，然后对Link16信号到达时间估计算法进行了设计，并对其中所采用的相关检测算法的实现方式进行了改进，最后采用基于酉变换的MUSIC算法实现了Link16信号到达角度估计，其中会涉及Jacobi、CORDIC算法的联合求解。通过软件仿真和硬件测试对各个参数估计算法及FPGA设计进行了验证和分析。4.结合JTIDS终端的系统模型，对JTIDS接收机中现有的EED算法进行了改进，并对改进的EED算法和现有的EED算法进行了性能分析，同时通过仿真验证了理论分析结果。针对Link16信号载波相位不连续及本地载波与接收信号相位不匹配等问题，设计了一种基于相位扫描的FPGA实现方案，并给出了该FPGA设计的仿真和硬件测试结果。论文的结构安排如下：4 重庆邮电大学硕士学位论文第1章引言第1章：首先介绍选题背景及研究意义、国内外研究现状，然后阐述论文的主要研究内容及结构安排。第2章：首先介绍Link16数据链系统组成、工作原理及传输波形，然后设计Link16信号侦察方案。第3章：首先对现有宽带接收方法进行比较分析，并着重分析多相滤波信道化接收机，然后设计Link16信号宽带接收方法及FPGA实现方案，最后仿真分析该宽带接收方法，并对FPGA实现方案进行硬件测试。第4章：分别设计脉冲宽度估计、到达时间估计和到达角度估计的算法及相应的FPGA实现方案，然后仿真分析各参数估计算法，并对各FPGA实现方案进行硬件测试。第5章：首先改进JTIDS接收机中的EED算法，并对改进的EED算法进行性能分析，然后设计Link16信号基带解析的FPGA实现方案，最后仿真分析改进的EED算法，并对FPGA实现方案进行硬件测试。第6章：总结全文，并指出下一步研究的工作和计划。5 重庆邮电大学硕士学位论文第2章Link16信号简介及其侦察方案设计第2章Link16信号简介及侦察方案设计Link16数据链是一个集通信、导航和身份识别于一体的系统。该系统采用了时分多址(TimeDivisionMultipleAccess,TDMA)协议、TADILJ系列消息编码标准，工作在Lx波段960MHz~1215MHz上，并采用了跳频、直接序列扩频和跳时等多种技术。本章首先对Link16系统的组成与工作原理进行介绍，然后简述其传输波形所采用的技术细节，最后根据Link16侦察任务需求及相关技术难点，设计了相应的Link16信号侦察方案。2.1Link16系统组成及工作原理2.1.1Link16系统组成Link16由时分多址协议、JTIDS波形、和TADILJ消息标准组成，如图2.1所示。空中部分主要靠JTIDS提供支持，包括射频设备、终端硬件、终端软件以[34]及其产生的抗干扰、保密和大容量波形。整个Link16设备包括JTIDS硬件终端、战术数字信息链数据库及用于人机交互的控制接口，此外还有一些专用于保障Link16正常启动和运行的设备。图2.1Link16系统6 重庆邮电大学硕士学位论文第2章Link16信号简介及其侦察方案设计Link16的访问控制采用TDMA协议，在TDMA协议中每个用户按照所分配的时隙进行消息的发送或接收处理，在每个时隙中用户按照协议规定的消息格式传输一组脉冲数据，每个用户在一帧里可获得多个传输机会。2.1.2Link16工作原理对于Link16数据链其时隙分配结构如图2.2所示。1天被分为112.5个时元，每个时元时长为12.8min，每个时元以12s为单位进一步分为64个时帧，然后又以7.8125ms为单位将每个时帧分为1536个时隙。因此，每个时元总共有98304个时隙。图2.2Link16信号的时隙分配及时隙结构将每个时元的98304个时隙平均分为3组，分别记作A、B和C组，每组编号从0到32767。根据Link16的协议标准，这些时隙交替命名即每组的时隙编号轮流出现，编号为A0，B0，C0，A1，B1，C1，…，A32767，B32767，C32767。时隙是Link16网络的基本单位，Link16网络中的每个工作单位在1536个时隙中都被指定了要做的具体工作，即要么接收信息要么发送信息。如果一个工作单位有信息要发送，并且已被分配了一组发送时隙，那么该工作单位将在每个发送时隙里发送一组脉冲，直到所有信息发送完成为止。7 重庆邮电大学硕士学位论文第2章Link16信号简介及其侦察方案设计Link16数据链的网络结构分为单网结构和多网结构，多网结构是由多个单网结构相互叠加形成的网络结构，如图2.3所示。Link16的容量可以通过将用户分配到多个网络上同时工作而得以扩展。通过给各个网络分配不同的跳频图案，以实现多网结构，各个网络的跳频图案由时隙号、网络号以及传输保密加密变量共同决定，通过使用不同的跳频图案使得各个网络可以相互独立地并行工作。###########图2.3Link16信号的多网结构和单网结构根据消息保密加密变量、传输保密加密变量和网络编号是否相同，网络结构可分为不同的类型。当具有相同的消息保密加密变量、相同的传输保密加密变量和相同网络编号时，就是单网结构，在这种结构中所有的网络成员拥有相同的跳频图案。当消息保密加密变量、传输保密加密变量和网络编号都不相同时，就得到了多网结构，在多网结构中跳频图案不同、消息保密不同，既从射频信道上也从消息保密上将不同的网络分割开来，各个网络相互干扰低、保密性强。2.1.3Link16数据链的时隙结构JTIDS终端机通过接收J消息字并把它们转化为脉冲流的形式，从而提取出系统的指令信息。这些脉冲流的基本传输单位是时隙，每个时隙的基本传输结构包括抖动延时段、同步脉冲段、精确定时段、报头段、数据段和最后的传输保护段，大体结构如图2.4所示。8 重庆邮电大学硕士学位论文第2章Link16信号简介及其侦察方案设计图2.4STDP封装结构Link16信号有四种数据封装标准，分别是标准双脉冲数据封装(StandardDoublePulse,STDP)、2个单脉冲数据封装(Packed-2SinglePulse,P2SP)、2个双脉冲数据封装(Packed-2DoublePulse,P2DP)和4个单脉冲数据封装(Packed-4SinglePulse,P4SP)。它们之间只是时隙结构中的脉冲数量、检错纠错编码数量和冗余数量略有不同，在Link16信号传输过程中主要使用STDP的封装格式，现以STDP封装格式为例来说明，STDP封装结构如图2.4所示。对于STDP封装结构，发射脉冲采用双脉冲方式，每个字符在同一时隙内发送两次，即相继的2个的脉冲载有相同的信息。STDP封装消息包括32个同步脉冲、8个精确定时脉冲、32个报头脉冲以及186个数据脉冲，消息总的传输时间为3.354ms，脉冲间隔为13μs。Link16信号采用脉冲串发射方式，每个时隙的波形如图2.5所示。图2.5中起始段T1为抖动段，即在脉冲信号开始前的一段随机延时时间，传输段T2即为脉冲传输段，保护段T3即为传输保护段。抖动时间T1加上传输保护时间T3总共占用4.4585ms，脉冲总共占用3.354ms，对应可传输258个脉冲。由于JTIDS信号规定的传输距离至少为550km，因此必须保证T3段的保护时间大于2ms，这样本时隙所发送的信号才能安全到达所有其它用户，T1时间段的随机抖动时间就只能在0到2.4585ms之内。图2.5Link16信号一个时隙波形示意图9 重庆邮电大学硕士学位论文第2章Link16信号简介及其侦察方案设计每个时隙JTIDS信号会传送129个字符，每个字符传输时间为26μs，脉冲的传送方式分为单脉冲传输和双脉冲传输，如图2.6所示。对于单脉冲传输方式，脉冲的重复周期为26μs，实际脉冲时间为6.4μs，间隔时间为19.6μs，相邻脉冲采用不同的载波频率传输，跳频速率为38461跳/秒。而对于双脉冲而言，脉冲周期为13μs，实际脉冲时间也为6.4μs，脉冲间隔时间为6.6μs，跳频速率为76923跳/秒。正常情况下，为了提高Link16信号的抗干扰性能，一般采用双脉冲模式进行传输。图2.6Link16脉冲示意图2.2Link16传输波形Link16波形通过JTIDS终端产生，该波形可在敌对的电磁环境中对多用户提供相对完整的通信服务，图2.7给出了信号发射流程。图2.7Link16信号发射流程图10 重庆邮电大学硕士学位论文第2章Link16信号简介及其侦察方案设计为了提高Link16信号的抗干扰性能，波形采用了如下技术：跳频、数据交织、伪随机噪声编码、检错纠错编码、脉冲冗余、内中继、自动数据封装、扩频。下面对其中的某些关键技术进行介绍。1.前向纠错编码Link16信号中的报头、消息和自由文本都采用RS编码实现前向纠错，JTIDS中的前向纠错编码如图2.8所示。图2.8前向纠错编码将35bit报头数据分为7组，每组5bit组成一个5进制码元，因此35bit报头就有7个码元。对这7个码元进行(16,7)RS编码，编码后就得到16个码元，这16个码元共80bit的数据包含了35bit的信息数据以及45bit的校验数据。通过(16,7)RS编码后，7个信息码元中即使出现了4个码元的错误也可得到纠正。对75bit的消息字也按每5bit进行分组，这样就得到了15组5进制码元，然后对这15个码元进行(31,15)RS编码，编码后得到31个码元，这31个码元中有75bit是消息数据，另外80bit为校验数据。通过(31,15)RS编码后，15个消息码元中即使出现了8个码元的错误也可得到纠正。2.循环码移位键控编码当Link16消息经过RS编码和交织后，紧接着进行CCSK扩频编码。CCSK编码后原始的5bit码元就被32bit扩频码所代替，5bit码元和32bit扩频码的对应关系如表2.1所示。通过对CCSK码字S0循环左移n位即可得到第n个码元对应的CCSK码字，其中n是被编码码元的值。每个脉冲宽度6.4μs包含32bit扩频码，代表5bit的消息码元，通过CCSK编码将消息存储在扩频码的移位位数中，可提高信号的抗干扰性能。11 重庆邮电大学硕士学位论文第2章Link16信号简介及其侦察方案设计表2.1CCSK码字5bit码元CCSK码字00000S0=0111110011101001000010101110110000001S1=11111001110100100001010111011000……11111S31=001111100111010010000101011101103.CCSK加密为了提高JTIDS波形的保密性能，在通信模式1和通信模式2中，当Link16消息经过CCSK编码后，还需对其进行加密处理。加密方式是通过将32bitCCSK码字与32bit伪随机码序列进行异或处理，就得到加密后的32bit传输码序列。32bit的伪随机码序列是由传输保密加密变量确定并保持连续变化。通过这种加密方式，传输的数据看起来就像不相干的噪声，对于敌方的侦察系统来说信号以随机的方式出现，难以预测。4.传输符号包生成32bitCCSK码字被转化为单脉冲或双脉冲符号包进行传输，脉冲形式如图2.6所示。在双脉冲传输方式中，相邻的两个脉冲上发送同一个CCSK码字，双脉冲用于传输精确同步符号、报头符号、RTT消息符号，以及STDP和P2DP封装格式下的所有数据符号，单脉冲用于传输P2SP和P4SP封装结构下的数据符号。由于报头中包含了消息封装结构类型信息，所以JTIDS接收端可根据这个信息解出Link16消息。每个传输脉冲还需进行调制处理，发射脉冲是以32bit序列作为基本的调制信号，以5Mb/s的速率对载波进行MSK调制形成的，调制后每个脉冲带宽为3MHz，脉冲的上升和下降时间约为800ns。5.跳频侦察截获Link16信号的一个难点就在于Link16的跳频特性。在Link16的几种通信模式中只有通信模式1采用了跳频工作方式，在通信模式1中JTIDS波形以每秒76923跳的速率在频段960MHz~1215MHz上快速跳变，总共51个跳频频点，各频点间隔为3MHz。Link16跳频频点分布如图2.9所示，在波段960MHz~1215MHz上频点的分布并不连续，1008MHz~1053MHz和1065MHz~1113MHz这两个频段并不属于Link16[35]频段，而是属于敌我识别信号的工作频段。51个频点中14个分布在12 重庆邮电大学硕士学位论文第2章Link16信号简介及其侦察方案设计969MHz~1008MHz，5个分布在1053MHz~1065MHz，32个分布在1113MHz~1206MHz。每个频点按照3MHz的间隔均匀分布在各自的工作频带上（除保护频段外)。为了降低多个JTIDS发射设备之间的相互干扰，规定相邻脉冲之间的载波频率间隔需30MHz以上。单位：MHz14点5点32点96910081053106511131206图2.951个跳频频点分布2.3Link16信号侦察方案设计2.3.1实现目标及难点本文所设计的Link16信号侦察方案主要需实现三方面的目标，包括Link16信号宽带接收、Link16信号空域参数估计和Link16信号基带解析。Link16信号宽带接收，主要是实现Link16跳频信号的全概率实时检测接收功能。由于JTIDS终端工作带宽达到255MHz，按照奈奎斯特采样定理，信号采样频率至少要510MHz以上，但市面上绝大多数FPGA的标称频率才为500MHz~600MHz，实际能让FPGA稳定工作在300MHz已非常不易。Link16信号采用跳频机制，跳频速率达到每秒76923跳，一般的检测算法在实时性和可行性方面都难以保障。所以主要技术难点集中在设计一个高效的宽带接收算法，使得在FPGA上可实现高跳速、高带宽信号的检测接收。Link16信号空域参数估计，主要需实现信号的DOA估计、TOA估计、脉冲宽度估计以及Link16信号检测等功能。在参数估计过程中需要根据Link16信号自身特性，对各个参数估计算法进行设计以实现信号的参数提取。由于需要对信号进行实时处理，并且其中会涉及相关运算、矩阵特征值分解运算和三角函数求解等数学运算，因此FPGA实现难度较大。Link16信号基带解析，需要将所接收的Link16信号转化基带信号。由于实际环境中存在各种电磁干扰，使得在JTIDS接收过程中会出现较高的误符号率，并13 重庆邮电大学硕士学位论文第2章Link16信号简介及其侦察方案设计且在实现Link16信号基带解析过程中，存在Link16信号载波相位不连续及本地载波与接收信号相位不匹配等问题，若按照常规MSK解调和CCSK解码处理流程解析Link16信号，将难以解出正确的基带码元。因此主要技术难点在于如何降低JTIDS接收过程中的误符号率，并设计一种切实可行的FPGA实现方案，以实现Link16信号的基带解析。2.3.2方案设计根据2.3.1节所介绍的功能需求，本文设计的Link16信号侦察方案总体架构如图2.10所示。该系统总体分为两大部分，即射频前端部分和FPGA信号处理部分。其中，射频部分采用多通道并行接收方式以实现信号的宽带接收，每个射频通道负责处理Link16信号频带中的某一段，这种设计可减轻后续FPGA处理压力，射频部分主要对信号进行混频和A/D转换处理。由于射频部分不是本文研究讨论的重点，这里不再详述其技术细节。图2.10侦察方案总体架构示意图当Link16模拟信号经过射频处理后，会转化为多通道的数字信号，信道化处理模块再对这多个数字信号进行处理，即可得到Link16信号的跳频频点以及去掉载波后的Link16信号，然后通过脉冲宽度估计模块检测该信号是否为Link16信号，从而实现Link16信号的检测接收。14 重庆邮电大学硕士学位论文第2章Link16信号简介及其侦察方案设计实现Link16信号检测接收后，在FPGA内部并行地进行信号的基带解析和空域参数估计处理。空域参数估计部分包括Link16信号的脉冲宽度估计、DOA估计、TOA估计、带宽和平均功率估计等模块。其中，脉冲宽度估计通过能量检测法确定出脉冲宽度，并根据脉冲宽度判断该信号是否为Link16信号。DOA估计通过空间谱估计技术实现多入射信号的测向工作，TOA估计通过测定每个时隙中同步脉冲的位置，从而计算出各个信号的到达时间，对所接收信号进行自相关运算即可得到信号的平均功率。对于信号的带宽估计，可通过快速傅立叶变换将时域信号转换为频域信号，并测定频域信号主瓣宽度以实现带宽估计。当这些空域参数被计算出来后，会作为侦察系统中信号分选部分的输入参数，进行信号的分选处理。信号基带解析部分包含MSK解调、CCSK解码、EED处理等模块，经过MSK解调和CCSK解扩处理后，就可得到Link16基带信号，后续再经过RS解码处理即可得到Link16的消息数据，但由于实际处理过程中误符号率较高，所以加入了错误擦除机制即EED处理模块以降低系统的误符号率。根据上述侦察方案，对其中的FPGA信号处理部分进行编码实现，则FPGA实现部分主要包括：信道化处理、脉宽估计、平均功率估计、TOA估计、DOA估计、带宽估计、MSK解调、CCSK解码、EED处理等模块。经过综合、布局布线等流程后，得到的编译报告如图2.11所示。图2.11系统编译报告由图2.11可知，按本方案所设计的FPGA系统所需自适应查找表(AdaptiveLookUpTable,ALUT)为29984个，寄存器为42900个，所需的内部存储单元为5775293bit，数字信号处理(DigitalSignalProcessing,DSP)单元消耗600个。整个FPAG系统的最大工作速度报告如图2.12所示。15 重庆邮电大学硕士学位论文第2章Link16信号简介及其侦察方案设计图2.12系统工作速度报告从图2.12中可以看出系统的最大工作时钟为121.74MHz，而本文所需的最高时钟为96MHz，所以该FPGA系统可以满足本设计需求。本节描述了系统整体方案，其中Link16信号宽带接收、Link16信号空域参数估计和Link16信号基带解析的详细实现方案，包括算法设计、FPGA设计与实现将会在后续章节中详细给出。2.4本章小结本章首先对Link16系统的组成及其工作原理进行了介绍，并对Link16的工作模式及数据链的时隙结构进行了详细描述。然后对Link16信号波形的产生方式及其中用到的各种技术进行了介绍，通过这部分内容可基本了解Link16信号自身特性及其关键技术。最后根据Link16侦察方案的实现目标、相关技术难点，给出了Link16信号侦察方案的总体设计架构，并对该方案进行了大致分析。通过本章的介绍，为后续章节中的Link16信号侦察算法研究与FPGA实现奠定了理论基础。16 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现第3章Link16信号宽带接收及FPGA实现实现Link16信号的宽带接收是侦察系统正常运行的前提条件。由于Link16信号具有跳频速率快和高带宽等特点，常规宽带接收方法应用于Link16信号时，在检测接收实时性和工程实现难易程度方面表现较差。本章根据JTIDS宽带接收的要求及现有宽带接收方法的特点，设计了一种基于多相滤波器的Link16宽带接收方法，并通过仿真验证了该方法的有效性。文中还将给出此宽带接收方法的FPGA实现方案，并对该FPGA设计进行仿真和硬件测试。3.1现有宽带接收方法3.1.1软件无线电接收机软件无线电技术具有较强的兼容性和开放性，并推动着终端向着集成化、数字化以及可配置等方向发展。基于软件无线电的接收机结构如图3.1和图3.2所示，[36]图3.1为基于全低通采样技术的软件无线电接收机，图3.2为基于并行数字信道[37]化技术的软件无线电接收机。图3.1全低通采样软件无线电接收机图3.2并行数字信道化软件无线电接收机对于全低通采样软件无线电接收机而言，系统前端ADC需对接收信号全频段进行采样，这势必要求ADC有较高的采样率，因而此系统对ADC器件的要求较17 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现高。而对于并行数字信道化软件无线电接收机而言，由于采用了数字信道化技术，相比于前一种接收机来说ADC的采样率有所降低，同时采用并行技术在某一时间可对多路窄带子信号进行处理。考虑到Link16信号具有高带宽和高跳速等特点，若采用全低通采样软件无线电接收机，ADC的采样率需覆盖Link16信号255MHz的带宽，这不仅对ADC器件本身有较高要求，而且也给系统后续信号处理带来了较大压力。若采用并行数字信道化软件无线电接收机，虽可以减小ADC的采样率，但由于Link16具有51个跳频频点，就需要51个带通滤波器，而且对各个滤波器要求较高，无法在工程中实际应用。3.1.2压缩-FFT数字宽带接收机[38]压缩-FFT数字宽带接收机的结构如图3.3所示，它的工作原理是通过匹配[39]压缩滤波器对输入信号进行快速全频段的扫频搜索，得到该信号频域信息后再将信号进行对数放大，最后再对信号进行FFT分析，并完成后续的信息提取功能。虽然压缩-FFT数字宽带接收机可实现对信号的全频段检测，但考虑到Link16信号侦察需求，匹配压缩滤波器需要以极高的搜索速度，才能对Link16这种具有快速跳频、宽频段以及相邻频点间隔大等特点的信号进行全频段扫描，而且现有的FPGA器件性能难以胜任在这种高采样率下的信号处理任务。图3.3压缩-FFT数字化宽带接收机3.1.3基于多相滤波器组的宽带信号接收机[40]基于多相滤波器组的宽带信号接收机采用了多相滤波器技术，可将全频段信号分为多个子信道进行并行处理，工作方式类似于图3.2中的信道化接收机，但18 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现基于多相滤波器的信道化接收机每个信道采样率较低，而且各个通道的滤波器阶数也相对较低。考虑到Link16信号跳频侦察的技术需求，拟采用基于多相滤波器组的信道化接收机来对Link16信号进行宽带接收，这样不仅以较低的采样率和较少的信道个数覆盖了Link16信号全频段，同时尽可能提高了信号的截获概率，详细介绍参见3.2节。另外，针对Link16信号的实际特点，本文设计了一种新的Link16信号信道化接收模型，可实现对Link16信号51个跳频频点的全概率实时侦察截获。3.2多相滤波器组信道化接收机3.2.1信道划分[41]数字滤波器组是一种单输入多输出的一组滤波器，其结构图如3.4所示。其工作原理是把信号的采样频带划分为多个并行子信道，同时对各个子信道进行检测分析，不管信号出现在哪一信道上都能实现全概率截获。采用这种结构的信道化接收机称为直接信道化接收机，其中进行信道划分的滤波器即为信道化滤波器。Sn()yn0()hn()0yn()1hn()1yn()D−1hn()D−1图3.4数字滤波器组信号的信道划分方式分为实信号的信道划分和复信号的信道划分。复信号的[42]信道划分方式分别如图3.5和图3.6所示，对于复信号的信道划分又分为两种情况，即划分信道个数为奇数和划分信道个数为偶数。图3.5和图3.6分别给出了复信号的两种信道划分方式，其信道间隔均为2πD。图3.6中各子信道的中心角频率ω为：kD−12πω=()k−⋅(3.1)k2D上式中kD=−0,1,",1。第D个信道化滤波器hn()可表示为：k19 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现21π⎛⎞D−j⎜⎟kn−D⎝⎠2hnhne()=⋅()(3.2)kLP其中，hn()为原型低通滤波器，其频率响应为：LP⎧π⎪1,|ω|≤jωHe()=⎨D(3.3)LP⎪⎩0,其他jωH()ekω−π−35π−π50π535ππ图3.5复信号奇数个信道划分方式jωH()ek−π−23π−π30π323ππω图3.6复信号偶数个信道划分方式[43]对于实信号的信道划分方式分别如图3.7和图3.8所示，其中信道个数D=3，子信道频率中心间隔均为πD。jωH()ek−π−23π−π30π323ππω图3.7实信号的信道划分方式一jωH()ek−π−23π−π30π323ππω图3.8实信号的信道划分方式二20 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现图3.8中各子信道的中心角频率ω为：k⎛⎞212D−πω=⎜⎟k−⋅(3.4)k⎝⎠4D上式中kD=−0,1,",1，其中D为信道划分个数。值得注意的是，图3.8所示的信道划分方式存在镜像信道，其中“+”表示真实信道，“-”表示镜像信道，数字标号表示信道号。由于实信号的频谱具有共轭对称性，其正频分量已包含信号所有信息(幅度、相位和频率)，所以在实信号的实际分析中一般只考虑正半轴的频率分量。3.2.2多相滤波信道化接收机由于原型低通滤波器组信道利用率低，可实现性较差，工程中一般采用多相滤波器进行信道化接收。多相滤波器是把原型低通滤波器组变成多相一致离散傅[44]里叶变换的滤波器组，并通过对原型滤波器系数进行抽取来实现。同信道划分类似多相滤波器也存在复信号和实信号的差别，这里先对基于复信号的多相滤波器进行介绍。复信号的多相滤波器信道化接收机结构模型如图3.9所示，该接收模型采用图3.6所示的复信号信道划分方式。图3.9中Sn()为输入信号，y()m为多k相滤波器各信道的输出信号，则可得第k路信道输出信号为：ym()[()={Snejnωk]*()hn}kn=mD+∞⎧⎫jniω()−=−⋅⎨⎬∑Snie()hi()(3.5)⎩⎭i=−∞nmD=+∞jmω()Di−=−⋅∑SmDie()hi()i=−∞上式中hn()即为式(3.3)中所描述的原型低通滤波器。令iiDp=+，则：D−+1∞ym()=−SmDiDpe(−⋅)jmωk()Di−−DphiDp(+)k∑∑(3.6)pi==0−∞定义：SmSmDp()(=−)，hmhmDp()(=+)，则有：ppD−+1∞ym()=−∑∑Smihie()()jmωk()Di−−Dpkpppi==0−∞(3.7)D−+1∞⎡⎤jmωωkk()−−iDjp=−∑∑⎢⎥()Smiepp()hie()pi==0⎣⎦−∞21 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现xmSm=ejmωkDhm，并代入式(3.7)中得：定义：()[()]*()pppD−1ym()=xme()−jωkpkp∑(3.8)p=0将式(3.1)代入式(3.8)中得：D−1ππ2⎡⎤−−jpjkppDDymkp()=−∑⎢⎥xm()(1)⋅eep=0⎣⎦D−12π−jkp=∑xme'()D(3.9)pp=0'=DFT⎡⎤xm()⎣⎦pπ−jp'pD式(3.9)中，定义xmxm()=−()(1)e，其中DFT[⋅]表示离散傅里叶变换。ppSn()D↓hm0()y0()mπ−j0mDZ−1(1)1−或+eD↓hm1()y1()mπm−j1−1(1)1−或−eDZ−1ZD↓hmD−1()ymD−1()πm−jD(1−)(1)1−或(1)−(1D−)eD图3.9复信号信道化接收机结构模型实信号可以看成特殊的复信号，即虚部为0的复信号，因此图3.9中的多相滤波器结构同样适用于实信号，但是由于实信号的频谱具有共轭对称性，所以如果实信号采用上述的滤波器结构，势必造成信道的冗余，浪费接收机一半的处理量。实信号的基于多相滤波器的信道化接收机与上述复信号接收机略有不同，其结构如图3.10所示。当实信号按照图3.8所示的方式进行信道划分时，则第k路子信道的输出信号为：22 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现ym()[()={Snejnωk]*()hn}kn=m(2)D+∞⎧⎫jniω()−(3.10)=−⋅⎨⎬∑Snie()hi()⎩⎭in=−∞=m(2)D+∞jmω(2D−i)=−⋅∑SmDie(2)hi()i=−∞令ii=+Dp，则有：D−+1∞ym()=−SmDiDpe(2−⋅)jmωk(2D−−iDp)hiDp(+)k∑∑(3.11)pi==0−∞定义：SmSmDp()(=−)，hmhmDp()(=+)，则有：ppD−+1∞ym()=−∑∑Smie(2)jmωωkk(2−−i)Dhie()jpkpppi==0−∞(3.12)D−1=⋅∑{}⎡⎤Sne()jnωωkkD*()hne−jp⎣⎦ppp=0nm=2令x()nSn=⎡⎤()ejnωkD*()hn，并代入式(3.12)中得：pp⎣⎦pD−1ym()=xme(2)−jωkpkp∑(3.13)p=0把式(3.3)中的信道中心角频率ω代入式(3.13)中得：kD−1(2D−1)ππ2⎡⎤−−jpjkpym()=∑⎢⎥xme(2)2DDekpp=0⎣⎦D−12π−jkp=∑xm'(2)eD(3.14)pp=0'=DFT⎡⎤xm(2)⎣⎦p(2D−1)π−jp上式中，定义xmxme'(2)=(2)2D。如图3.10所示，实信号的信道化接收机pp不仅在滤波器前进行了D倍抽取，而且在滤波过后又进行了2倍抽取，同时各个信道中所使用的滤波器不再是3.2.1节中所使用的原型低通滤波器，而是该滤波器的多相分量，这极大地降低了系统的计算量，提高了该信道化接收机对信号的实时处理能力。相比于图3.9中的复信号信道化接收机，该接收机数据抽取率更大、系统计算量更小、信道个数减少一半、系统更为简洁，并且就FPGA设计而言实信号处理过程更易实现，FPGA内部逻辑资源消耗更少。23 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现Sn()D↓hm0()2↓ym0()ππ−j0−1mDjm+e2DZ(1)−e2D↓hm1()2↓ym1()ππjm−j1mD2−e2D−1(1)−eDFTZ−1ZD↓hmD−1()2↓ymD−1()ππjm−jD(1−)(1)−mDe2(1)−(1D−)e2D图3.10实信号信道化接收机结模型3.3改进的Link16信号宽带接收方法由上文可知，Link16信号工作频段达到255MHz，想要实现Link16信号的全概率实时接收，A/D的采样率必须达到510MHz以上。虽已有A/D器件的性能指标能达到这样的要求，但这种高速率数据给后端系统的实时处理造成了极大压力，尤其给FPGA实现带来了较大困难。本文针对上述问题，并根据Link16信号的实际特点，对现有Link16信号信道[45]化接收方法进行了改进，将各个信道的采样率从192MHz降低为96MHz，信道划分个数从32个降低为16个，并且在Link16信号频点检测方面，对多相滤波器的参数进行了重新设计以适应本文的信道划分方式，实现了Link16信号的全概率实时截获。对于Link16信号本文设计的信道划分方式如下，在侦察系统射频接收阶段，采用4路宽带调谐器将255MHz带宽的模拟信道划分为4路通道，模拟信道的具体划分方式如表3.1所示。表3.1模拟信道划分方式通道号频率范围(MHz)带宽(MHz)频点数目Ch1967.5~1009.54214Ch21051.5~1066.5155Ch31111.5~1159.54816Ch41159.5~1207.5481624 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现采用表3.1中的方式对模拟信道进行划分后，Link16的51个跳频频点大致均匀地分布到各个通道中。各通道的最大带宽为48MHz，频点个数最多为16个，按照奈奎斯特采样定理，只需96MHz的采样率即可满足需求，该设计有效地降低了数据速率，为FPGA的硬件实现创造了前提条件。同时对四路模拟信号进行A/D采样，采样频率设计为96MHz，然后把信号送入前面讨论的多相滤波器进行处理。考虑到A/D量化后的信号为实信号，若采用复信号的多相滤波接收机，在A/D和多相滤波器之间还需进行宽带正交处理，将实信号转换为复信号，而直接采用实信号的多相滤波接收机不但可以略去宽带正交处理，并且多相滤波器信道个数和数据速率都有所减少，这极大地简化了FPGA内部结构及其资源消耗，因此本设计采用实信号的多相滤波信道化接收机进行后续处理。Link16信号的数字信道采用图3.8所示的划分方式，其具体的信道划分结构如图3.11所示。对于实信号只需对其正频带进行划分，这里以子通道中最大带宽48MHz为例。H()ff/MHz图3.11Link16信道划分由于各相邻频点间隔为3MHz，采样频率为96MHz，由式(3.4)可知，信道个数至少为16个才能精确区分Link16信号的跳频频点，若小于此信道个数将丢失一些频点信息。如图3.11所示，本文选择的信道个数D=16，子信道带宽为3MHz。原型低通滤波器的设计是多相滤波器设计中的一个重要环节，关系到频点识别的灵敏度。由于采样率为96MHz，子信道带宽为3MHz，理论上低通滤波器的阻带截止频率为1.5MHz即可区分各个跳频频点，但在实际的工程实现中滤波器总会存在一定的滚降系数，即其通带截止频率会小于阻带截止频率的1.5MHz，此时会出现信道间盲区，如图3.12(a)所示，落入盲区的信号将无法被检测到。因此本文采用一种无盲区的滤波器设计，反映到信道上会出现图3.12(b)所示的信道划分。无盲区的低通滤波器参数设计为：通带截止频率1.5MHz，阻带截止频率3MHz。25 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现这种滤波器设计使得各个信道相互重叠一半，既可以满足无盲区接收的要求，也可以降低滤波器的阶数，减少对硬件资源的消耗。盲区Hf()H()f......0f0fss(a)有盲区信道划分(b)无盲区信道划分图3.12有无盲区信道划分根据上述分析，Link16信号的宽带接收处理流程如图3.13所示。按照图3.13的方式对Link16信号进行信道化处理，最后综合四路多相滤波器的输出结果，即可实时全概率截获Link16信号的所有跳频频点。BWz=42MH1f=967.5MHz1BWz=15MH2f=1051.5MHz2BWz=48MH3f=1111.5MHz3BWz=48MH4f=1159.5MHz3图3.13Link16宽带接收处理流程本文设计的这种接收方式，通过对Link16信号的模拟信道和数字信道进行合理的划分，再加上合理的多相滤波器设计，可将Link16的采样率从510MHz降低到96MHz，信道个数减少为16个，低于现有JTIDS接收模型的采样率和信道个数。这极大地降低了FPGA内部的硬件资源消耗，减小了FPGA实现压力，易于在工程上实现。26 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现3.4Link16信号信道化接收机的FPGA实现本文所采用的FPGA型号为Altera公司生产的EP4SGX230KF40C2，该FPGA内部资源丰富，数据处理力能较强。Link16信号信道化接收机的FPGA实现结构如图3.14所示，图中只给出了多相滤波信道化接收机的主要功能模块，某些简单或基本的功能模块，如内部嵌入式存储器、内部数字信号处理器(DigitalSignalProcessor,DSP)和锁相环(PhaseLockedLoop,PLL)等，在图中并未标出。ππ−jpjmp2D×−(1)mDe2×−(1)e图3.14信道化接收机的FPGA实现结构如图3.14所示，FPGA内部信号处理流程即为图3.10中实信号信道化接收机的实现过程。首先，A/D处理后的实信号数据经过16路并行移位抽取模块处理，mDjmπ/2得到16路速率为原数据116的并行信号，接着这16路数据分别与系数(1)−e相乘，图3.14中采用I、Q两路数据分别表示相乘后复信号的实部与虚部。然后，对16路复信号数据并行地进行FIR滤波处理，并经过2倍抽取进一步降低数据速pj−πpD/(2)率，接着与系数(1)−e相乘。在进行FFT计算之前会通过并串转换模块将16路并行数据转换为1路串行复信号数据，经过FFT计算和串并转换后即可得到16路经多相滤波器处理后的数据，跳频频点检测模块通过对16路数据进行检测分析，以获得信号的频点信息。最后，Link16信号检测模块对多相滤波器处理后的信号进行检测，以确定此信号是否为Link16信号，此模块内容将在4.1章节进行详细介绍。下面对图3.14中部分重难点模块的FPGA实现进行介绍。27 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现1.16路并行移位抽取模块设计由图3.10可知，信号Sn()进入多相滤波器后最先进行移位延时和16倍抽取处理，经过处理后一路实数信号转变为16路并行信号，并且数据速率降低为原信号的116。对于该模块的FPGA实现可以采用寄存器和计数器相结合的形式，本文设计的16路并行移位抽取模块的FPGA实现结构如图3.15所示。图3.1516路并行移位抽取结构图在该设计中FPGA内部采用16个寄存器串联的工作方式，数据流从第0号寄存器输入，每个时钟数据都往下一级寄存器移动一次，这样就形成了16级的数据延时。在数据进入寄存器的同时计数器也开始计数，其工作时钟频率与移位寄存器时钟频率相同即96MHz，每当计数器计数到16时就并行地读取16个寄存器中的数据值，这样即可输出16路并行数据，并且这些数据速率仅为原数据的116。本设计中采用两级寄存器输出的方式，此有助于提高系统时序余量和稳定性。2.系数相乘模块设计由图3.17可知，在多相滤波器的FPGA实现过程中，会有两次的系数相乘计mDjmπ/2pj−πpD/(2)算，它们分别是与系数(1)−e相乘和与系数(1)−e相乘。由于在FPGAmDjmπ/2中两者的设计思路基本相同，这里以(1)−e为例进行分析。在FPGA中当出现这种与有限个系数做乘法时，常规的方法是将这有限个系数预先保存在FPGA内部的RAM中，使用时直接读取即可。数据在FPGA内部的存储方式可以采用芯mDjmπ/2片内部的RAM资源或者FPGA的逻辑资源，由于(1)−e为一个周期为4的常数序列数据量较少，所以在本文的设计中采用FPGA自身的逻辑资源来存储这4个常数，其FPGA内部结构如图3.16所示。模块工作时16路实信号数据按照时钟28 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现频率并行地送入乘法器，同时储存器也按照同样的时钟频率循环地输出各个系数。图中的乘法器模块为复数乘法器，经过运算后输入的实数信号转变为复数信号。Sm()0Dm()×0Sm1()Dm1()×Sm()15Dm()×15图3.16系数相乘模块3.FIR滤波器设计由于多相滤波器中的各个滤波器实际为原型低通滤波器的多相分量，因此本设计中采用FIR滤波器实现各信道的滤波效果。首先原型低通滤波器的设计是在Matlab上进行，采用Matlab中自带的Fdatool工具实现滤波器的可视化设计。按照3.3节中的滤波器设计方案，FIR原型低通滤波器的主要设计参数为：系统采样率96MHz，滤波器通带截止频率1.5MHz，阻带截止频率3MHz，通带波纹系数1dB，阻带抑制比80dB。通过上述的FIR滤波器设计可得到阶数为162的原型低通滤波器，然后按式hmhmDp()(=+)对原型低通滤波器进行移位抽取，抽取后即可得到16个阶数为p9的低通滤波器。对于滤波器的FPGA实现，可采用Altera公司所提供的IP核直接生成所需的FIR低通滤波器，采用这种IP核设计不仅可以加快工程进度、提高工作效率，而且生成的硬件电路时序稳定、性能优良。采用IP核生成FIR滤波器较为简单，只需在IP核的参数配置界面导入前面用Matlab产生的9阶滤波器的抽头系数，然后再对滤波器自身的某些硬件参数进行配置，参数配置好后直接生成对应FIR滤波器的网表即可。按照上述方式依次生成16个FIR滤波器组。4.FFT模块设计从图3.10中可知，多相滤波器中会用到离散傅里叶变换(DiscreteFourierTransform,DFT)，在工程实现中一般采用快速傅氏变换(FastFourierTransform,FFT)来替代离散傅里叶变换。FFT在FPGA中的实现较为复杂，为了提高效率，同FIR29 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现设计一样采用Altera公司所提供的IP核进行设计。FFT的设计参数为：FFT长度16、采用可变流架构、定点数据计算，输入和输出数据采用顺序结构。由于IP核生成FFT模块较为简单，这里就不再详细描述，具体操作流程可参照IP核手册。5.跳频频点检测模块设计频点检测模块的主要功能是对多相滤波器的输出结果进行综合分析，以此确定Link16信号的跳频频点。频点检测模的运行原理是通过能量检测法对各子信道进行检测，以确定出Link16脉冲信号出现在哪一信道，并结合图3.11中的信道划分方式确定出Link16信号的跳频频点。频点检测模块的FPGA实现结构如图3.17所示，整个频点检测模块又细分为取模模块、能量计算模块、最大值检测模块和综合分析模块。下面对各个模块的实现原理分别进行简要介绍。DDD123D0图3.17频点鉴别模块取模模块。该模块主要是对接收到的16路复数信号进行取模处理，模值计算原本涉及乘法运算和求根运算，此类运算消耗FPGA内部资源较多。由于在跳频频点检测中只需计算出信号能量的相对大小，因此在本FPGA设计中采用复信号实部与虚部直接相加的形式代替其模值。在实现复信号实部与虚部直接相加之前，还需对数据的实部与虚部取绝对值，在FPGA实现中可通过判断每个数据最高位是否为1以确定数据的正负，如果数据为负数，通过按位取反后加1的操作即可得到其绝对值。能量计算模块。经过取模模块计算后得到16路信号幅度值，能量计算模块会根据这16路信号的幅度值，计算各路信号在每个脉冲周期内的能量值。能量计算模块的FPGA实现方式如下：当收到脉冲起始信号后，即图3.17中的Pluse_start信号，能量计算模块开始并行地对16路信号的幅度值进行累加运算，累加长度为30 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现一个脉冲周期长度。通过16个加法器并行计算，经过13μs即可得到各信道的能量值。最大值检测模块。通过能量计算模块后，可得到16路信号在每个脉冲周期内的能量值，最大值检测模块通过对每路信号能量值的检测，以查找出最大能量值及其信道号。在FPGA内部只需通过轮询的方式对比各个信道的能量值，即可完成上述功能。综合分析模块。通过上述处理可得到一路模拟通道下信号的信道信息，想要确定出Link16信号的频点信息，还需综合四路多相滤波器处理结果。图3.17中D、1D和D为其它三路多相滤波器处理后的信道信息，综合分析模块通过分析四路多23相滤波器处理后的信道信息，从中确定出最大能量值和对应的信道号及通道号，并根据图3.11中信道的划分方式，确定出最终的Link16信号跳频频点。例如，四路数据中0号通道中的第2路信道具有最大能量值，那么实际的跳频频率就为1002MHz。FPGA内部通过轮询方式可实现对四路数据中最大值的确定，并通过固定的映射关系即可确定Link16信号的跳频频点。3.5仿真分析与FPGA测试3.5.1仿真结果与分析为了验证本文设计的Link16信道化接收机的性能，首先采用Matlab对其进行仿真分析。由于日常生活中难以接触到Link16这种军事信号，实际采集较为困难，因此本文根据Link16信号协议仿真产生了一段Link16信号，其中的一段Link16数据如图3.18所示。图3.18中的数据为A/D采样量化后的3个Link16脉冲信号，采样频率为96MHz，数据封装结构为STDP结构，脉冲传输方式采用双脉冲方式，脉冲周期为13μs，脉冲宽度为6.4μs，信号的信噪比(SignalNoiseRatio,SNR)为10dB，噪声为高斯白噪声。图3.18中的仿真数据为射频处理之后的数据，即已通过混频处理并将各个通道的最低频率搬移至零频后的数据，此时图3.18中的三个脉冲信号载波频率分别为34.5MHz、4.5MHz和37.5MHz，通过这种设计可以满足Link16协议中任意两个相邻脉冲频点间隔30MHz以上的要求。31 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现800600400200幅度0-200-400-60000.511.522.533.544.5时间/s-5x10图3.18SNR=10dB时Link16脉冲信号本文所设计的信道化接收机信道个数为16，采样频率为96MHz，各个信道间隔为3MHz。由图3.11中的映射关系可知，这三个载波频率的脉冲信号理论上应该分别依次出现在信道2、信道7以及信道14中。将图3.18中的三个脉冲信号送入本文设计的信道化接收机进行处理，得到的各个子信道波形如图3.19所示。图3.19中各个信道的输出波形是经过取模处理之后的波形，共输出16组信号，分别对应16个信道，图中横坐标为时间，纵坐标为信号幅度。对比图3.19中的各个输出信号，可以发现在图3.18中出现第一个脉冲的时刻，第2信道出现了一个能量明显高于其它信道的脉冲信号，根据输入脉冲出现的时刻，类似的脉冲信号分别出现在了信道7和信道14，它们分别对应图3.18中Link16信号的第二个和第三个脉冲信号。为了便于观测，信道2、信道7和信道14的信号被单独用图3.20表示。结合图3.19和图3.20的仿真结果，当图3.18中的Link16脉冲信号出现时，其跳频频点对应的信道会出现一个高能量脉冲信号，且同一时间只有一个信道出现较高脉冲，其能量明显高于其它信道的信号能量，各个信道出现高脉冲的顺序与Link16信号跳频频点的顺序相同。通过对各个信道脉冲能量的监测，即可确定出Link16信号的跳频频点。32 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现信道04信道14信道24信道3x10x10x1015000310210000251幅度5000幅度1幅度幅度0000012345012345012345012345时间/s-5时间/s-5时间/s-5时间/s-5x10x10x10x10信道4信道5信道6x104信道7150001500015000101000010000100005幅度5000幅度5000幅度5000幅度0000012345012345012345012345时间/s-5时间/s-5时间/s-5时间/s-5x10x10x10x10x104信道8x104信道9信道10信道11441500015000100001000022幅度幅度幅度5000幅度50000000012345012345012345012345时间/s-5时间/s-5时间/s-5时间/s-5x10x10x10x10信道12x104信道13x104信道14信道151500031015000100002100005幅度5000幅度1幅度幅度50000000012345012345012345012345时间/s-5时间/s-5时间/s-5时间/s-5x10x10x10x10图3.19SNR=10dB时信道化接收机各信道输出波形4x1092信道87信道14信道765幅度4321000.511.522.533.544.5时间/s-5x10图3.20SNR=10dB时信道化接收机部分信道输出波形为进一步测试本文设计的信道化接收机性能，在其它参数不变的情况下将输入信号的信噪比降低至-5dB，此时输入信号的波形如图3.21所示。对比图3.21和图3.18中的波形，在信噪比降低为-5dB的情况下，输入的脉冲信号与噪声信号已33 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现难以分辨。将此信号送入本文设计的信道化接收机处理，信道号分别为2、7、14的信道输出波形如图3.22所示。200015001000500幅度0-500-1000-150000.511.522.533.544.5时间/s-5x10图3.21SNR=−5dB时Link16脉冲信号4x1092信道87信道14信道765幅度4321000.511.522.533.544.5时间/s-5x10图3.22SNR=−5dB时信道化接收机部分信道输出波形从图3.22中可以看出，虽然在信噪比为-5dB的情况下输入的脉冲信号已难以区分，但通过本文设计的信道化接收机处理后，相应的信道上准确地出现了较为明显的脉冲。通过能量检测法对各个信道进行监控，依然可以检测出是否有Link16信号出现并确定出其跳频频点。34 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现为进一步探究信噪比对本文设计的信道化接收机性能的影响，本文对不同信噪比情况下接收机的性能进行了仿真，以成功检测出Link16信号跳频频点为基准，对每一信噪比反复进行3000次测试，则各信噪比情况下接收机能正确检测出Link16信号跳频频点的概率如图3.23所示。从图3.23中可以看出，只有当信噪比低于-10dB时，信道化接收机检测Link16信号的概率才会明显下降，在信噪比10dB的情况下，本信道化接收机完全能够正确地接收Link16信号。10.90.80.70.60.5检测概率0.40.30.20.10-20-15-10-50510信噪比/dB图3.23信道化接收机随信噪比变化的性能曲线3.5.2FPGA测试结果根据3.4节设计的FPGA实现方案，对该信道化接收机进行硬件实现。本文采用的FPGA开发环境为QuartusII，仿真工具为Modelism。当在QuartusII中开发完成系统的FPGA代码后，会通过Modelism进行仿真验证，FPGA输入数据依然为图3.18中的Link16信号。当通过Verilog编程得到信道化接收机模块电路后，通过Modelism对该模块进行仿真，其仿真结果如图3.24所示。图3.24中的变量channel_2、channel_7和channel_14分别对应于Link16信道化接收机中的信道2、信道7和信道14。根据Modelism的仿真结果，三个信道依次出现了高能量脉冲，其结果与Matlab仿真结果相符，由此验证了信道化接收机FPGA设计的正确性。35 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现图3.24信道化接收机FPGA仿真结果以上通过Modelism仿真验证了FPGA设计的正确性，接着将通过实际的硬件测试来验证本文设计的Link16信道化接收机的可行性。本文采用的FPGA器件型号为EP4SGX230KF40C2，并以友晶科技TR4开发板作为硬件平台对FPGA设计进行实验验证，FPGA硬件平台如图3.25所示。图3.25FPGA硬件平台本文硬件测试所用数据源均由FPGA内部的Link16数据源模块提供，该Link16数据源模块会按照Link16协议持续地产生Link16信号，所产生的Link16信号各参数与仿真测试中所用Link16信号参数相同，后文中的各FPGA硬件测试均由该Link16数据源模块提供测试数据。通过QuartusII自带的在线逻辑分析仪监视FPGA各个管脚的状态信息，图3.26为信道2、信道7和信道14对应数据管脚输出的实时信号波形。对比图3.26、36 重庆邮电大学硕士学位论文第3章Link16信号宽带接收及FPGA实现图3.24和图3.20，可以看出三者的测试结果相同，Link16信号对应频点的脉冲在相应信道上出现了预期的脉冲信号。通过在实际硬件平台上的测试，进一步验证了本文设计的Link16信号宽带接收方法的正确性，以及其信道化接收机FPGA设计的可行性。图3.26信道化接收机FPGA硬件测试结果3.6本章小结本章首先介绍了现有的三种主流宽带接收方法，并对多相滤波器组信道化接收机进行了详细分析，包括信道划分方式及多相滤波器的理论推导。然后针对Link16信号跳频速率快、宽频等特点，设计了一种基于多相滤波器的信道化接收方法，该方法可有效地降低系统采样频率和信道划分个数，仿真结果表明在信噪比大于-9dB时，该宽带接收方法能正确地检测出Link16信号。最后给出了该信道化接收机的FPGA实现方案，并对其中的主要模块进行了分析，仿真和硬件测试结果验证了该FPGA设计的正确性。通过本章设计的宽带接收方法，为后续的Link16信号空域参数估计奠定了基础。37 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现第4章Link16信号空域参数估计及FPGA实现在Link16信号侦察中，信号的检测与参数估计是实现信号分选的基础和关键，空域参数表征了信号在信道传播中的唯一特征。本章将在第三章介绍的宽带接收基础上实现Link16信号空域参数估计，包括脉冲宽度估计、到达时间估计以及到达角度估计。本章首先对各个估计算法进行理论分析，然后设计了相应的FPGA实现方案，最后通过软件仿真和硬件测试验证了各个估计算法及其FPGA设计的正确性。4.1脉冲宽度估计4.1.1算法分析在Link16信号检测方面，本文采用一种多相滤波后基于能量检测的方法。通过能量检测法对多相滤波器处理后的信号进行检测，以获得脉冲宽度，然后与Link16信号脉冲宽度为6.4μs这一先验条件作对比，以此判断所接收信号是否为Link16信号。脉冲宽度估计的具体过程如下：设x()n为保留的第i个信道的输出信号，该信i道对应于Link16信号的跳频频点，然后采用滑动窗的形式计算N个采样点的信号能量，即：N2En()=∑xni()(4.1)n=1当信号能量值计算完毕后需与门限λ进行比较，若能量值En()≥λ，就判定此时出现了脉冲信号，并令ς()1n=。若En()<λ，就判定此时为噪声信号，并令ς()0n=。判决门限λ的值通常按照虚警概率P的要求进行设定，根据恒虚警门限f[46]准则，λ可被表示为：21−λσ=+((NNQP))(4.2)wf2上式中Q()⋅为Q函数的反函数，σ表示为噪声功率值，N为滑动窗中数据的个数。w38 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现根据所得到的ς()n值，可以估计出脉冲的持续时间，即脉冲宽度。每当ς()n的值更新时，将其与前一个ς(1n−)值进行对比，若ς()1n=且ς(1n−=)0，则记录此时的时间为t。若ς()0n=且ς(1n−)1=，同样记录此时的时间为t。则相继出现的se一对(,)tt分别对应于脉冲的上升沿和下降沿，其差值即为信号的脉冲宽度T。se当计算出信号的脉冲宽度值T后，如果满足下式：6.4μs−Tt≤Δ(4.3)则可判断此脉冲信号为Link16信号，其中参数Δt为事先设定的时宽判决误差。采用上述的脉冲宽度估计算法，通过与上一章节所介绍的多相滤波信道化接收机进行结合，可有效地消减白噪声对脉冲宽度估计的干扰，极大地减小数据速率和数据量，Link16信号检测准确性较高，工程易于实现。4.1.2脉冲宽度估计的FPGA实现根据上述脉冲宽度估计算法，本文所设计的FPGA实现流程如图4.1所示。信号分别经过能量检测模块、信号判断模块、计数模块和识别模块。能量检测模块会根据式(4.1)计算窗口内数据的能量值En()。信号判断模块根据输入的能量值En()与门限值λ作对比，并设置相应的ς()n值。计数模块通过对比ς()n与ς(1n−)的值，以确定此时为信号的上升沿或下降沿，并对信号上升沿和下降沿之间的时间进行计数。识别模块通过计数值与频率的关系判断脉冲宽度值是否满足式(4.3)中的要求，最终判定该信号是否为Link16信号。下面对其中的部分关键模块进行简要分析。x()nEn()ς()niT图4.1脉冲宽度估计FPGA实现原理图1.能量检测模块设计根据式(4.1)的计算方式，在计算信号能量时需要对信号进行平方求和运算，其FPGA实现结构如图4.2所示。在本设计中采用N个寄存器串联的方式以实现滑动窗口的移动，各个寄存器中的数据通过乘法器与自身进行乘法运算，得到各数据39 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现的平方值，然后将窗口内所有数据相加即可得到信号的能量值。在本设计中取N=1，即窗口内只有一个数据，具体原因会在后续仿真分析中给出。x()ni⊗⊗⊗E()n图4.2能量检测模块FPGA实现结构2.识别模块设计此模块的主要功能是检验此时接收到的信号是否为Link16信号，其原理是通过计算式(4.3)进行判断，识别模块内部结构如图4.3所示。由于计数模块输出的是脉宽对应的采样点数，所以在FPGA内部需将式(4.3)中的时间关系转换为采样点数关系进行比较。通过与Link16的先验参数6.4μs做差值，并判断结果是否在误差范围内，然后将两个比较结果进行与运算，只有当两个比较结果都为真时才判定为Link16信号。−ΔtM*3Hz≥T6.4μs*3MHzΔtM*3Hz≤图4.3识别模块硬件实现原理4.1.3仿真分析与FPGA测试1.仿真结果与分析本小节将对上述脉冲宽度估计算法的性能进行仿真分析，仿真参数设计如下：采样频率为96MHz，实验输入数据采用图3.18中的Link16数据，其中脉冲宽度为6.4μs。40 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现首先需分析滑动窗口中采样点数N对脉冲宽度估计性能的影响，以此确定本设计中N值的大小。经过多相滤波处理后信号频率已变为3MHz，一个采样点就代表0.33μs的误差时间，每个Link16脉冲只有19.2个采样点，本文选择的测试点数为1~3个采样点，这样允许Link16脉冲信号跳变沿的变化时间为0.33μs~1μs。对于每个N值在各个信噪比下进行3000次脉冲宽度估计测试，则各采样点数成功检测出Link16信号的概率如图4.4所示。10.90.80.70.60.5信号检测概率0.4Link160.30.2N=10.1N=2N=30-10-8-6-4-20246810信噪比/dB图4.4不同采样点数下Link16信号检测概率由图4.4可知，当采样点数N=3时，其检测概率明显低于N=1或N=2时的检测概率，当信噪比SNR<1dB时，N=2的检测概率稍好于N=1的检测概率，而在信噪比SNR>1dB时，N=2的检测概率与N=1的检测概率相差较小。为了进一步分析噪声和窗口采样点数N对脉冲宽度估计的影响，本文分别计算了在不同采样点数和不同信噪比下，脉冲宽度估计的均值、方差及最大最小值，其中脉冲宽度估计的均值、方差分别如图4.5、图4.6所示。从图4.5中可以看出当N=1时，脉冲宽度估计的结果在SNR>0dB的情况下，均值基本稳定在6.6μs左右，与实际脉冲宽度6.4μs相差0.2μs误差较小，而当N=2或N=3时，均值基本稳定在7μs左右，与实际脉冲宽度6.4μs相差0.6μs误差较大。从图4.5中可以发现，所有曲线均未达到标准的6.4μs，其原因在于数据采样频率为3MHz，每个采样点代表0.33μs，而本文采用计数点的方式计算脉宽，所得结果41 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现只能为0.33μs的整数倍。本文忽略这个误差，如果脉宽估计结果为6.33μs或者6.66μs，就认定正确估计出了6.4μs这一脉冲宽度。12N=1N=211N=310/us9均值876-10-8-6-4-20246810信噪比/dB图4.5脉冲宽度估计均值1.4N=1N=21.2N=310.8/us方差0.60.40.20-10-8-6-4-20246810信噪比/dB图4.6脉冲宽度估计方差图4.6为脉冲宽度估计方差，可以看出在SNR>0时，三条曲线的方差都较小，其中N=2时方差最小、N=1次之、N=3最差。综合图4.4、图4.5和图4.6的仿真结果，本文决定采用N=1作为能量计算的采样点数，N=1时不仅检测概率较高，而且脉宽估计均值最好。虽然N=2时在方差和检测概率方面稍优于N=1，但优42 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现势不明显，并且在SNR>0dB时几乎没有差距。选择N=1除了上述优点外还可以简化FPGA设计，降低系统延时。14均值13最大值最小值121110/us脉宽98765-10-8-6-4-20246810信噪比/dB图4.7N=1时不同信噪比下脉宽估计值确定窗口采样点数N后，还需确定Link16信号检测中所用到的Δt值，图4.7给出了N=1时在各信噪比下脉冲宽度估计的均值、最大值和最小值，从图中可以看出在信噪比大于0时，脉冲宽度估计值基本都在6μs~7μs之间。根据上述分析，本文取Δ=t0.6μs，这样能够保证在SNR≥0dB时可正确地检测到Link16信号。2.FPGA测试结果根据4.1.2节所设计的FPGA实现方案，采用Verilog对其进行编程实现，经过编译、综合和布局布线等流程后，采用Modelism对脉冲宽度估计的模块电路进行仿真，仿真输入数据为图3.18中的Link16脉冲信号，信噪比为10dB，脉冲宽度6.4μs，得到的仿真结果如图4.8所示。图4.8脉冲宽度估计FPGA仿真结果43 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现图4.8中channel_2、channel_7和channel_14分别对应Link16信道化接收机中的信道2、信道7和信道14，此时信号采样频率已降低为3MHz。pluse_len表示输出的计数值，即图4.1中计数模块的输出值，它表示脉冲宽度的采样点数，当用计数值除以采样频率时即可得到脉冲宽度的时间值。从图4.8中可知，三个脉冲信号对应的脉冲宽度计数值pluse_len分别为20、19、19，则实际表示的脉冲宽度为6.6μs、6.3μs、6.3μs。FPGA仿真结果均在误差范围Δt之内，从而验证了该设计方案可以正确地检测出Link16信号。对脉冲宽度估计的FPGA设计进行实际硬件测试的结果如图4.9所示。硬件测试环境与3.5.2节所描述硬件环境相同，图4.9为在线逻辑分析仪SignalTapⅡ的输出结果。从图4.9中可看出，硬件测试结果与仿真结果相同，脉冲宽度估计值均在误差范围之内。图4.9脉冲宽度估计FPGA硬件测试结果4.2到达时间估计4.2.1算法分析在Link16信号侦察过程中，由于各个JTIDS终端的发射信号到达接收机的时间各有不同，信号到达时间相等的信号就有可能来自于同一个JTIDS发送终端，因此有必要对Link16信号的到达时间进行估计，并利用这一参数实现后续Link16信号分选。设JTIDS终端所发射的信号为s()n，经过信道传输后所接收到的信号为s()n，12则这两个信号可用如下的离散事件信号模型进行描述：44 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现sn()=−ατsn()+wn()(4.4)21其中，α表示信号s()n相对于信号s()n的衰减，τ表示信号传输的延时，wn()表21示信道噪声。上式中τ即为信号到达时间，为求得此参数可对s()n和s()n进行相21关运算处理，相关函数R()τ的表达式如下：12RE(τ)=−⎡s(n)s(nτ)⎤(4.5)12⎣12⎦将上式中的sn()−τ利用式(4.4)进行替换得：2RE12()ττ=−[s1()(ns2n)](4.6)=−Esn[]11()*(ατsn)+snwn1()()由于信号s()n与噪声wn()互不相关，因此上式可简化为：1RR12(τ)=s(n−τ)(4.7)1由自相关函数的性质可知，当n=τ时R()τ取得最大值，因此只需求取信号12的自相关函数并查找其最大值，此时所对应的τ即为信号的到达时间。根据Link16信号协议可知，在Link16信号帧结构中粗同步脉冲采用定频发送，脉冲的编码序列采用32bit的CCSK基码，该32位基码由协议给出，故可认为该同步序列是确定的。因此可采用确定的同步序列与接收信号进行相关运算，并查找出最大值对应的τ即可。4.2.2到达时间估计的FPGA实现采用FPGA实现TOA估计算法时存在一个难点，即相关函数的FPGA设计。由于Link16信号的同步序列脉冲采用了32bit的CCSK基码，采样频率为96MHz，因此一个同步脉冲包含614个采样数据。采用相关运算估计出信号的到达时间，至少需要一个同步脉冲的32bit编码信息，即至少需要与614个采样数据进行实时相关运算。FPGA中实现数据的相关运算通常有两种方案可以实施：一是直接计算，即采用乘法器和加法器按照相关运算的原理直接在FPGA内部搭建电路；二是采用分[47]段FFT快速相关技术，即采用FFT把时域信号变换到频域进行计算。前一种方法适用于数据量较少的计算，当数据量较大时会消耗极高的FPGA硬件资源。后一方案适用于数据量较大的相关运算，采用分段FFT快速相关方案算法较为复杂，45 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现并且FFT模块消耗FPGA内部资源也较大，当数据量较小时不适合采用此算法。对于本文所涉及的数据长度两种方案都不适合，针对上述问题，本文设计了一种改进的FPGA实现方案。本文所设计的Link16信号TOA估计FPGA实现方案如图4.10所示，图4.10中的FPGA实现方案是基于相关运算直接实现方法的改进形式。考虑到作相关计算的数据长度至少为614个数，直接计算硬件资源消耗较大，因此第一步就需缩减数据长度。614个数据包含了32bit的码元信息，其中包含大量的冗余信息，在96MHz采样率下每个码片由19个采样点组成，理论上每个码片只需一个采样点的数据即可表示，一个脉冲只需要32个数据即可包含全部信息。R()ττ12图4.10Link16信号到达时间估计FPGA实现方案根据上述分析，首先对Link16数据进行抽取处理，以降低数据量以及数据速率。为了便于后续计算抽取率设为16，抽取数据长度为640，抽取原理如图4.11所示。图4.11Link16信号数据16倍抽取原理46 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现经过上述抽取，原始的96MHz数据降低为6MHz，本文采用640个数据点做一次相关运算，抽取后就减少为40个数据。上述处理后再将数据送入40级移位寄存器中进行保存，得到40个数据后理论上可以直接对这40个数据进行相乘和累加处理，但这种情况下FPGA依然会耗费40个乘法器以及39个加法器，硬件资源消耗依然不够理想。为此本文采用另一种新的设计方案，具体过程如下：首先将40个数据按顺序每8个分为一组，分组后可得到5组数据，然后分别对这5组数据进行实时相关运算，并将计算后的5组相关值进行求和处理，这样就可得到一个相关函数值，最后在所有相关值中查找相关峰值即可得到信号的到达时间。这其中的关键在于实现Link16数据的实时相关值计算，当数据被分为5组后，后续计算的时钟频率必须是先前的5倍，才能保证下一个数据到来时不会干扰前一个数据相关值的计算。保存在本地的基准序列也需同时进行分组处理，并产生5组本地数据，把本地产生的5组数据与接收到的Link16信号的5组数据分别作相关计算，这里采用硬件复用方式，总共只需要8个乘法器和8加法器，则乘法器组的FPGA结构如图4.12所示。图4.12中DD,,,"D表示本地所保存的8个数据，相应地SS,,,"S017017表示接收到的Link16数据，各数据对应相乘后进行累加处理，最终可求得相关值R。此相关值R只是5组数据中的一个计算结果，后续再通过累加模块将5组数据的结果进行累加，即可得到最终的相关值。D0S0D1S1D7S7R图4.12乘法器组FPGA结构当求得相关函数后，就需要在各个相关值中查找峰值点，具体工作由峰值查找模块来实现。在FPGA内部通过对比各个数据点的大小，当某个数据点的值大于前后数据点的值并大于门限值时，就认为该数据为峰值点，该峰值对应的时间即为Link16信号的到达时间。47 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现4.2.3仿真分析与FPGA测试1.仿真结果与分析对于Link16信号其到达时间主要由两部分组成：信号在空中信道的传输延时和每个时隙开始时具有的随机抖动时间。根据上述算法分析，本文对Link16信号的到达时间估计进行了仿真验证。仿真测试所用Link16信号数据源为系统A/D采样之后的数据，即经过射频部分频谱搬移后的数据，数据波形如图4.13所示。其中采样频率为96MHz，信噪比为10dB，图4.13中给出了3个同步脉冲，第一个脉冲载波频率为1.5MHz，对应于Link16信号969MHz的跳频频点。第一个脉冲信号出现的时间为7.208μs，即信号到达时间约为TOA=7.2μs。本文采用第一个脉冲的基础扩频码序列作为TOA估计中的本地码序列，并对其进行MSK调制后作为本地数据与Link16输入信号进行相关运算。800600400200X:7.208e-0060Y:131.8幅度-200-400-600-80000.511.522.533.544.5时间/s-5x10图4.13Link16信号输入数据分别按照式(4.5)直接计算和按照本文所设计方案计算Link16的到达时间，得到的仿真结果如图4.14所示。其中，图4.14(a)为按照式(4.5)直接计算TOA的仿真结果，图4.14(b)为按照本文所设计方案计算TOA的仿真结果。48 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现76x10x1063X:7.167e-00652.5Y:2.863e+006X:7.198e-006Y:5.059e+0074231.521相关值相关值10.500-1-0.5-2-100.511.522.533.544.500.511.522.533.544.5时间/s-5时间/s-5x10x10(a)直接计算TOA估计结果(b)按本文方案计算TOA估计结果图4.14直接计算和按本文方案计算TOA估计结果从图4.14(a)中可看出，采用直接计算相关函数的方式其主相关峰值较高，而其它脉冲的相关值被抑制的较小。经测量主相关峰偏移时间为7.198μs，与Link16输入信号第一脉冲的实际偏移量7.208μs偏差较小。本文以±0.5μs作为误差范围，故可认为正确地估计出了信号的到达时间。虽然采用直接计算相关函数的方式可以正确地估计出信号的到达时间，但正如4.2.2节中所述，这种方案在FPGA实现中较为困难，因此本文设计了一种改进的TOA估计实现方案。从图4.14(b)中可看出，采用本文所设计方案计算出的Link16信号到达时间为7.167μs，虽然与图4.14(a)中的信号到达时间相比误差有一定增大，但依然在±0.5μs的误差范围内，因此可认为本方案能够正确地计算出信号的到达时间。为了进一步验证本文TOA估计算法的性能，以±0.5μs作为误差范围，图4.15给出了TOA估计在不同信噪比下的正确率，图4.16给出了TOA估计误差随信噪比变化的曲线，每个信噪比下重复进行1000次仿真测试。从图4.15和图4.16中可看出，当信噪比SNR>−2dB时，TOA估计具有较高的正确率，并且此时TOA估计的误差也较小。随着信噪比的增加接收信号和噪声信号的相关性越小，因此到达时间估计误差逐渐减小并趋于稳定。当信噪比SNR<−2dB时，TOA估计性能有着明显的下降。由图4.16可知，本文选取的TOA估计误差范围±0.5μs，在信噪比大于0时，可以保证正确地估计出Link16信号的到达时间。49 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现10.90.80.7估计正确率0.6TOA0.50.4-10-8-6-4-20246810信噪比/dB图4.15Link16信号不同信噪比下TOA估计正确率-6x1098765/us误差43210-10-8-6-4-20246810信噪比/dB图4.16Link16信号不同信噪比下TOA估计误差2.FPGA测试结果根据4.2.2节所给出的到达时间估计FPGA实现方案，采用Verilog对其进行编程实现，并采用Modelism对实现后的FPGA系统进行仿真，FPGA仿真所用Link16输入数据与图4.13中所示数据相同，只是信号延时时间有所增加，仿真结果如图4.17所示。其中，sig_in表示Link16输入信号，pul_ovalid表示脉冲检测信号，即当检测到脉冲出现时该信号由低电平转变为高电平，corr表示相关函数计算后的相关值，cnt_TOA表示信号到达时间计数值。50 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现图4.17Link16信号TOA估计FPGA仿真结果本文以Link16信号开始输入到检测出脉冲信号为止作为信号的实际延时时间，上图中的Link16信号实际延时时间为101.13μs，从FPGA的仿真结果可看出，当Link16信号第一个脉冲出现后，相关函数值corr出现了一个明显的峰值，其波形与图4.14(b)相似。相关峰值所对应的信号到达时间计数值cnt_TOA为607，此计数值以6MHz的时钟频率进行计数，所以实际的信号到达时间估计值为101.17μs。通过FPGA估计出的到达时间与Link16信号实际延时时间误差在±0.5μs以内，故可认为本系统成功地估计出了Link16信号的到达时间。最后对该FPGA系统进行硬件测试，测试环境与3.5.2节所用硬件环境相同，采用SignalTapⅡ对FPGA各输出信号进行观测，测试结果如图4.18所示。图4.18Link16信号TOA估计FPGA硬件测试结果图4.18中各个信号表示的内容与图4.17中相同。硬件测试结果与上述仿真结果相符，在第一个Link16脉冲信号出现后，相关函数值corr准确地出现了一个较高的相关峰值，表示已经成功地检测到了Link16信号。硬件测试所用Link16信号数据实际延时为29.33μs，此时所对应的信号到达时间计数值为178，则实际信号到达时间估计值为29.67us，在误差范围之内。51 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现4.3到达角度估计4.3.1算法分析到达角度估计是Link16侦察任务中的重要组成，精确的DOA估计对于信号[48]分选具有重要意义。本文采用8阵元均匀线阵对Link16信号进行接收，均匀线阵接收信号的模型如图4.19所示。其中，阵元个数M=8，d为阵元间隔，θ为信号入射方向。θdsinθθdx1()tx2()tx3()txM()t图4.19均匀线阵接收Link16信号模型经均匀线阵接收后信号可表示为：X()ttt=AS()+N()(4.8)T其中，X()[(),(),,tx=txtxt"()]表示t时刻该阵列所接收到的矢量数据，12MTS()[(),(),,()]ts=tstst"表示信号源矢量，即共有K个Link16信号被接均匀线12K阵接收，Aaa=[(),(),,()]θθθ"a为对应于K个信号的方向矩阵，其中的θ表12KMK×k示为第K个信号的入射方向，A中的a()[1θ=,ee−−jjφφkk,,"(1M−)]T，其中kTφ=2sπθdin/λ，kK=1,2,",，N()[(),(),tn=tntnt"()]为入射信号对应的高kk12M斯白噪声。接收信号向量的协方差矩阵为：HHH2R==EttEtt[()()]XXASSA[()()]+σI(4.9)2上式中，σ为高斯白噪声的方差，I为单位矩阵，矩阵A为范德蒙德矩阵。为了确保方向矩阵A各列线性独立，应有M>K，即阵元数大于信号源数。对协方差矩阵R进行特征值分解，并将特征值按单调递减排列，则R的特征2值为λ≥≥≥>====λλ""λλλσ，这些特征值对应的归一化特征向12KK++1K2M52 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现量分别是uuuu,,,""，其中uu,"和uu,"分别组成了信号子空间E和11kk+M1kkM+1S噪声子空间E。N可构建MUSIC谱估计为：1⎛⎞ππPMUSIC()θθ=∈HH,⎜⎟−,(4.10)aE()θθNNEa()⎝⎠22MUSIC谱P()θ的K个峰值位置即为信号到达角度θ的估计值，其中MUSICkkK=1,2,",。根据上述分析，对于Link16信号DOA估计，首先计算出阵列信号的协方差矩阵，然后对该协方差矩阵进行特征值分解，并构造出对应的噪声子空间，最后按式(4.10)计算出MUSIC伪谱函数，该伪谱中的K个峰值位置即为信号的到达角度。对于矩阵的特征值分解工程中通常采用Jacobi算法，但该算法只能对实对称矩阵进行计算，因此本文采用酉变换将复数域的协方差矩阵转换到实数域。4.3.2协方差矩阵的实值化文献[26]提出了一种基于酉变换的MUSIC算法，可以将复数域的协方差矩阵转换到实数域进行运算，本节将给出其简要推导过程。首先定义如下酉变换矩阵：1⎡InnjI⎤U=⎢⎥(4.11)2n2⎣JJnn−j⎦上式中，J为反对角线n阶置换矩阵，I为n阶单位矩阵。nn对阵列接收信号进行酉变换得：HYU()tt=X()(4.12)2n现按如下方式对酉变换后的数据Y()t进行计算：HRY'Re{[()()=EttY]}(4.13)上式实质为求取Y()t的协方差矩阵，其中Re()⋅表示只取协方差矩阵的实数部分。通过上述的变换过程，4.3.1节中的复数域协方差矩阵R已经转变为实数域矩阵R'，后续计算就可在实数域内完成对协方差矩阵特征值分解等工作，极大地降低了算法复杂度。53 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现4.3.3Jacobi算法Jacobi算法的具体计算过程如下：设A为N阶实对称矩阵，对A进行多次正交相似变换TQAQ，当矩阵A中非对角元素足够小时即可停止迭代，此时矩阵A中的对角元素即为它的特征值，而每次正交变换所用矩阵的乘积即为相应的特征向量。每一次的迭代就称为Jacobi变换，其中用到的正交变换矩阵Q为：⎛⎞1000"""⎜⎟#%###⎜⎟⎜⎟00"""csp⎜⎟Q(,)pq=⎜⎟#%#(4.14)⎜⎟00"""−scq⎜⎟⎜⎟###%#⎜⎟⎝⎠0001"""pq正交矩阵Q的求解过程如下：选取满足条件1≤p<≤qN的一对行列号(,)pq，然后计算出相应的正弦余弦值(,)sc，其中s=sinθ，c=cosθ，用计算出的正弦余弦值(,)sc即可构造出式(4.14)中的正交矩阵Q。由于正交矩阵中存在大量的零值，所以实际的计算过程可简化为式(4.15)和式(4.16)。⎧aaa''c==ossθθ+ain,,jp≠qpjjppjqj⎪⎨aaa''==−sincθθ+aos,,jp≠q(4.15)qjjqpjqj⎪aai',=≠,,jpq⎩ijji22⎧aa'=++cosθasinθθ2asincosθppppqqpq⎪⎪22⎨aa'=+−cosθasinθθ2asincosθ(4.16)qqppqqpq⎪aa'0==⎪⎩pqqp其中，1,≤≤ijN。从式(4.15)和式(4.16)中可看出，在Jacobi迭代过程中只有与(,)pq行列相关的元素发生了变化。当所有满足1≤p<≤qN的行列都进行了上述迭代过程后即完成一次扫描周期，当完成一次扫描周期后即可按式(4.17)计算矩阵A中非对角元素的大小，以判断是否停止迭代。NN2Va=∑∑ij(4.17)ijji==≠11,54 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现对于正弦余弦值(,)sc的求解，经过推导可得如下等式：12a−1pqθ=tan()(4.18)2aa−ppqq从而可得(,)(sin,cos)sc=θθ。当V值足够小时就可停止Jacobi迭代，此时对角线上各个元素即为矩阵A的特征值，将每次Jacobi迭代所用的正交矩阵Q相乘后，就可得到对应的特征向量。从上述分析可知，在Jacobi迭代运算过程中会涉及反正切运算、Jacobi旋转，在工程实践中一般采用CORDIC算法实现这两种运算。4.3.4CORDIC算法CORDIC算法有多种旋转系统，每种系统下都有两种工作模式：旋转模式和向量模式。由于Jacobi迭代采用基于圆周系统的CORDIC算法，这里以圆周系统为例对CORDIC算法进行简要介绍。圆周系统旋转模式的迭代运算如式(4.19)所示。−i⎧xxy=−d2ii+1ii⎪−i⎨yyx=+d2(4.19)ii+1ii⎪−1−izzd=−tan2⎩ii+1i上式中，当z>0时，d=1，当z<0时，d=−1，令比例因子K为：iiiin−11K=∏(4.20)−2ii=012+当n趋于无穷大时，K逼近0.6073。只需在初始化时将x令为K、y令为0、z令000为希望的角度值，经过n次迭代即可得到x=cosz，y=sinz，z=0。n0n0n圆周系统向量模式的迭代运算如式(4.21)所示。−i⎧xxy=−d2ii+1ii⎪−i⎨yyx=+d2(4.21)ii+1ii⎪−1−izzd=−tan2⎩ii+1i上式中，当y>0时，d=−1，当y<0时，d=1。初始化时令z为0，经过n次iiii022−1迭代即可得到x=+(1Kxy)，y=0，zy=tan(x)。n00nn0055 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现4.3.5到达角度估计的FPGA实现根据上文介绍的基于酉变换的MUSIC算法实现信号到达角度估计原理，本文对DOA估计进行了FPGA实现，其FPGA内部结构如图4.20所示，该设计中所有运算均采用定点数运算。在DOA估计的FPGA实现中，信号依次经过酉变换模块、协方差矩阵计算模块、特征值分解模块(CORIDC迭代和Jacobi迭代)、噪声子空间生成模块、伪谱计算模块等处理。由于DOA估计的FPGA实现较为复杂，这里只对上述几个主要模块进行简要介绍。y()t1x()t1y()t8x()t8ERNRpp(,)R(1,1)Rpq(,)R(8,8)Rqq(,)R'RsinθTcosθ图4.20DOA估计FPGA实现结构1.协方差矩阵计算模块设计酉变换模块会持续地并行输出81×阶数据流，协方差计算模块对该数据进行处理，并生成Link16信号的协方差矩阵。协方差计算过程如式(4.9)所示，其计算过程等价于下式：HRXX=Ett[()()]⎡x10()tx11()t""x1()tn−1⎤⎡x10()tx20()tx80()t⎤1⎢x()tx()t""x()t⎥⎢x()tx()tx()t⎥(4.22)=×⎢20212n−1⎥⎢×112181⎥n⎢###⎥⎢###⎥⎢⎥⎢⎥xt()()xt"…xt()xt()()xtxt()⎣808181nn−−⎦⎣1121n−81n−⎦56 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现上式中，数据长度为n，tt,,,"t表示数据流对应的时钟，酉变换输出的8路数01n−1据分别用x,,,xx"进行表示。从式(4.22)中可看出，协方差矩阵的计算过程实际128为数据矩阵与自身共轭转置相乘的过程，进一步可看成数据矩阵中各行数据进行相关运算的过程。基于上述思想，在FPGA内部实现各行数据的相关运算即可，现以元素R(1,2)为例具体分析FPGA内协方差计算过程。元素R(1,2)的FPGA实现结构如图4.21所示，图中x、x表示数据矩阵X()t中第一行的复数数据，x、x则表示1_i1_q2_i2_q第二行的复数数据。根据式(4.13)这里只对数据的实部进行计算，数据相关计算长度n=640，由于协方差矩阵为对称矩阵，本文只对矩阵上三角进行计算。两乘法器计算出的结果相加后再与寄存器D0中的值进行累加，最后采用除法器将累加后的结果除以累加长度640，即可完成两行数据的相关运算过程，这里采用了硬件复用原则，所有累加结果均采用一个除法器处理。x1_ix2_i÷R(1,2)x1_qx2_q图4.21单路协方差计算FPGA实现结构2.特征值分解模块设计FPGA实现特征值分解主要是通过Jacobi算法和CORDIC算法进行迭代运算。由图4.20可知，特征值的分解过程即为Jacobi算法和CORDIC算法循环迭代的过程。其工作流程为：首先数据循环控制模块根据选取的行列号(,)pq在协方差矩阵中选出相应的元素值，并送入CORDIC迭代模块以计算出相应的cosθ和sinθ值；然后将得到的正弦余弦值送入Jacobi迭代模块，此模块会根据式(4.15)和式(4.16)进行相关的迭代运算及特征向量的计算，并将计算出来的协方差矩阵覆盖原有的协方差矩阵；最后返回新生成的协方差矩阵到数据循环控制模块，并选取下一组行列号(,)pq和相应参数传入CORDIC迭代模块开始下一次迭代。根据经验和仿真57 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现验证，经过5次扫描周期后，协方差矩阵非对角线上元素值可足够小，此时即可输出特征值和特征向量。对于CORDIC迭代模块其FPGA实现结构如图4.22所示。首先根据所选行列号(,)pq选出协方差矩阵中相应元素app、apq和aqq，然后设置初始化变量x=−aa、y=2a、z=0。变量初始化完后会直接送入向量模式计算模块，0ppqq0pq0并按式(4.21)进行CORDIC算法向量模式的计算。按式(4.21)计算完成后再将结果返回到数据初始化模块，初始化模块会把计算结果又赋为向量模式计算模块的输−i−1−i−i入值，在数据初始化过程中会涉及对xd2和tan2的计算，其中xd2即为计iiii−1−i算结果x的移位操作，每次对x进行一定位数的右移即可得到其结果，而tan2ii可事先通过计算将结果存入RAM中，在实际赋值时读取RAM中保存的结果即可。x=0.607x0ixx=−aaicosθ0ppqqyiy0=0yya=2i0pqsinθzzz=i0nzz=0i0图4.22CORDIC算法FPGA实现结构按照上述计算过程，根据经验和仿真验证，迭代运算10次即可得到较为精确的角度信息。当通过CORDIC算法的向量模式解算出角度信息后，再将此角度信息送入后续的旋转计算模块，以计算出对应的cosθ和sinθ值。旋转模式的FPGA实现方式与上述向量模式的实现方式相似，这里不再赘述，只是其中的计算公式换成式(4.19)，初始化变量换成x=0.607、y=0、zz=。000n当计算出来cosθ和sinθ后，就可通过Jacobi算法对协方差矩阵进行特征值分解，Jacobi算法的FPGA实现结构如图4.23所示。对于整个Jacobi计算模块，其主要的输入参数包括协方差矩阵R、选取的行列号(,)pq以及对应的cosθ和sinθ。输入的协方差矩阵R首先被保存到输入寄存器中，由于协方差矩阵为对称矩阵，所以只需输入上三角的协方差矩阵即可，选取的行列标号(,)pq会被送入数据控制58 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现模块，此模块会根据输入的行列标号(,)pq，控制输入寄存器输出式(4.15)和式(4.16)所需协方差矩阵中的元素。当Jacobi迭代运算模块接收到协方差矩阵元素和对应的cosθ和sinθ值后，会根据式(4.15)和式(4.16)进行Jacobi运算。在Jacobi迭代运算模块的FPGA实现过程中，采用2个乘法器和1个加法器即可实现式(4.15)的计22算，采用3个乘法器和2个加法器即可实现式(4.16)的计算，其中cosθ、sinθ和cossinθθ会通过单独的乘法器进行计算。Jacobi迭代运算后会输出与(,)pq行列相关的协方差元素值，输出寄存器会根据数据控制模块所给出的控制信号，将Jacobi迭代运算后的结果存储到对应的矩阵位置上。新的协方差矩阵R'会覆盖原有协方差矩阵R，为下一次的CORDIC和Jacobi迭代过程做好准备。当经过多次Jacobi扫描周期后，输出协方差矩阵R'的对角线元素即为特征值，本文设定的扫描周期次数为5。R(,)pjR(1,1)R'(,)pjR(,)qjR(1,2)R'(,)qjR'R(,)ppR'(,)ppR(,)qqR'(,)qqR(8,8)R(,)pqpqcosθsinθT(,)pjTT(,)qj图4.23Jacobi算法FPGA实现结构Jacobi迭代模块同时还会计算出协方差矩阵的特征向量，根据4.3.3节中给出的特征向量计算原理，可得：N−1TI=∏⋅Qi(4.23)i=0其中，T为所需的特征向量矩阵，Q第i次Jacobi变换矩阵，I为单位矩阵。由于i特征向量是通过Jacobi旋转矩阵Q的累乘得到，根据4.3.3节中所介绍的原理，每59 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现次迭代计算特征向量矩阵T也只有与(,)pq行列相关的元素发生改变。如图4.25所示，数据控制模块会根据输入的行列号(,)pq控制特征向量寄存器输出对应的元素进行运算，经特征向量计算模块计算后的值，会覆盖特征向量寄存器中原有的元素值，如此循环迭代直到所有Jacobi扫描周期完成。特征向量的计算方式与式(4.15)相似，这里不再详细描述。3.伪谱计算模块设计经过Jacobi多次迭代，可得到协方差矩阵的特征值和特征向量，由于事先对协方差矩阵进行了酉变换，相应的方向矩阵A中的导向矢量a()θ也有所变化。则变换后的导向矢量a()θ为：TH()aUθ=a()θ(4.24)T−−jφφjM(1−)T其中，a()[1,θ=ee,,"]，φ=2sπθdin,2λπθ−≤≤π2，矩阵U如式(4.11)定义。将变化后的导向矢量a()θ代入式(4.10)中，得：T1PMUSIC()θ=2(4.25)HaE()θTN在实际的FPGA硬件实现中会尽量避免使用除法运算，实际使用的伪谱估计等式如下：2HP()θθ=aE()(4.26)MUSICTN在伪谱估计的FPGA实现过程中，a()θ会被提前计算出结果，并保存在FPGAT内部的RAM资源中。考虑到实际的侦察需求以及FPGA内部存储空间大小和扫描D速度，设方向角θ∈−[2ππ,2]，扫描步进度数为1。在进行矩阵乘法运算时，只需通过查表法找出对应的a()θ即可，通过硬件复用原则每次只取噪声矩阵ETNH中的一列进行乘法运算，通过8个时钟周期即可得到aE的值，其中耗费8个乘TNH法器。aE的值为18×矩阵，通过对其中每一个元素进行平方累加即可获得最终TN的伪谱值。通过式(4.26)计算后会产生181个数据点，分别对应(90,90)−之间的角度，通过扫描这181个数据中的极小值即可得到信号的到达角度。60 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现4.3.6仿真分析与FPGA测试1.仿真结果与分析根据上述理论分析，采用Matlab对Link16信号的DOA估计进行仿真验证。仿真参数设置如下：建立两组Link16入射信号源仿真数据，第一组数据入射角度DDDD分别为−50和30，第二组数据入射角度分别为−13.5和−10.5，入射信号信噪比均为10dB，采样频率96MHz。则通过上述DOA估计算法处理后，仿真结果如图4.24所示。00X:-13.8Y:0-5-5X:-10.3X:-50Y:-3.01Y:-4.771-10X:30-10Y:-7.782-15-15/dB-20/dB-20-25-25伪谱幅值伪谱幅值-30-30-35-35-40-40-45-45-100-80-60-40-20020406080100-100-80-60-40-20020406080100方向角/degree方向角/degree(a)第一组数据DOA估计仿真结果(b)第二组数据DOA估计仿真结果图4.24Link16信号DOA估计图4.24中的两条曲线都出现了两个明显的峰值，分别对应于两个入射信号源，曲线中峰值对应位置即为信号的入射方向。图4.24(a)中两个谱峰位置分别对应-50和30，与实际信号入射方向相同，图4.24(b)中两个谱峰位置分别对应-13.8和-10.3，D与实际信号入射角度相差较小，本文以±1作为误差容限，故可认为正确地估计出了信号的到达角度。本文采用的DOA估计算法，在定点数运算情况下，信号角度DD分辨率可达到3，其中误差容限为±1，信噪比为10dB。D为进一步分析本文采用的DOA估计算法性能，以−50方向角入射信号为基准，D误差容限为±1，对不同信噪比下DOA估计的正确率进行了仿真，每个信噪比进行1000次仿真，仿真结果如图4.25所示。从图4.25中可看出，本文采用的DOA估计算法在信噪比SNR≥−8dB时，估计出的信号方向均在误差范围之内，在61 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现SNR<−8dB时，DOA估计正确率会有所下降，但信噪比为-10dB时，正确率依然高达98%。10.9980.9960.9940.992估计正确率0.99DOA0.9880.9860.984-10-8-6-4-20246810信噪比/dB图4.25不同信噪比下DOA估计正确率本文对不同入射方向角度下DOA估计的正确率也进行了仿真测试，入射信号D信噪比为10dB，同样对每个入射角度重复进行1000次实验，误差容限为±1，仿真结果如图4.26所示。10.90.80.70.60.5估计正确率0.4DOA0.30.20.10-80-60-40-20020406080方向角/degree图4.26不同入射角度下DOA估计正确率从图4.26中可看出，当入射角度大于-80度且小于80度时，DOA估计算法能够正确地估计出信号的入射方向，当入射方向角度小于-80度或者大于80度时，62 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现DDOA估计的正确率开始下降，随着入射角度越接近±90，DOA估计正确率越低。D当信号入射角接近±90时，已几乎是水平射入阵列天线，信号角度的变化已难以区分。2.FPGA测试结果通过Matlab仿真验证了本文设计的DOA估计系统在理论上的正确性，现根据4.3.5节中DOA估计的FPGA设计实现该系统。采用Modelism对DOA估计的模块电路进行仿真验证，其中输入仿真信号与图4.24(a)所采用信号相同，仿真结果如图4.27所示。图4.27Link16信号DOA估计FPGA仿真结果图4.27中信号Angle1表示第一个信号的到达角度，信号Angle2表示第二个信号的到达角度，spectrum表示计算出来的MUSIC伪谱。在FPGA实现中采用式(4.26)进行伪谱估计，此时需要查找伪谱中的极小值，从图4.27中可明显看出，spectrum所表示的MUSIC伪谱出现了两个明显的波谷，这两个波谷对应的位置即为信号的入射方向。经过换算两个Link16入射信号方向分别为30和-50，与实际信号方向相符。经过软件仿真后，对该FPGA系统进行硬件测试，测试结果如图4.28所示，图中各个信号代表含义与图4.27相同。经过实际测试输出波形与图4.27中的仿真波形相符，伪谱信号spectrum有明显的波谷现象，其对应的Link16信号DOA估计分别为30和-50，硬件测试结果与仿真结果相同。通过上述的仿真和硬件测试，可以验证本文FPGA设计的正确性。图4.28Link16信号DOA估计FPGA硬件测试结果63 重庆邮电大学硕士学位论文第4章Link16信号空域参数估计及FPGA实现本文设计的DOA估计FPGA实现方案，可在定点数运算情况下，实现矩阵的酉变换、Jacobi迭代、CORDIC迭代及MUSIC伪谱计算，在满足信号到达角度估计误差的前提下，避免了浮点数运算的使用，极大地降低了FPGA设计复杂度及其资源消耗。4.4本章小结本章的主要工作是对Link16信号空域参数进行估计，主要包括脉冲宽度估计、到达时间估计和到达角度估计。首先本文采用脉冲宽度估计实现了Link16信号的检测，通过与多相滤波器结合减少了数据量和数据速率，简化了FPGA实现，仿真结果表明在信噪比大于2dB时，可正确地估计出信号的脉冲宽度。然后完成了Link16信号到达时间估计，并对其中所采用的相关检测算法的实现方式进行了改进，极大地减小了FPGA内部资源消耗，仿真结果表明在信噪比大于-1dB时，可正确地估计出信号的到达时间。最后采用基于酉变换的MUSIC算法实现了Link16信号DOA估计，所有计算均采用定点数运算，降低了FPGA设计复杂度及其资源消耗，仿真结果表明在信噪比大于-8dB时，可正确地估计出信号的到达角度，当D信噪比为10dB时，信号角度分辨率为3。64 重庆邮电大学硕士学位论文第5章Link16信号基带解析及FPGA实现第5章Link16信号基带解析及FPGA实现基带解析的主要目的是将多相滤波器接收到的Link16信号转化为基带信号。针对基带解析过程本章首先介绍了JTIDS系统模型，并对其中的错误擦除解码(EED)算法进行了改进，然后对复杂电磁环境下，JTIDS接收机分别采用现有EED算法和改进EED算法时的性能进行了分析，并给出相应的仿真结果。最后根据Link16信号实际特点，设计了一种基于相位扫描的FPGA实现方案。5.1系统模型5.1.1JTIDS发射机模型JTIDS信号发射机模型如图5.1所示。Link16基带信息依次经过了(31,15)RS编码、符号交织、32进制的CCSK循环扩频调制、32bit伪随机码加扰处理、跳频[49]处理、MSK调制处理，最后再经过射频部分的放大、滤波等处理就可传送到相应信道上。图5.1JTIDS发射模型正常情况下Link16数据以双脉冲模式进行传输，每个符号将以不同的载波频率连续传送两次，即每相邻的两个脉冲含有相同的Link16信息。本文只针对双脉冲模式进行研究，在后文中将假定JTIDS信号以双脉冲模式进行传输。5.1.2基于改进EED算法的JTIDS接收机模型根据上述JTIDS发射机模型，本文设计的JTIDS接收机模型如图5.2所示。Link16信号首先经过解跳频、解调和解扰后得到32bit的序列，然后通过计算所得65 重庆邮电大学硕士学位论文第5章Link16信号基带解析及FPGA实现的32bit序列与所有32个可能的本地序列的相关值，并从32个相关值中确定出最大值所对应的序列，最后对该序列进行EED算法处理即可得到5bit的基带符号。经过CCSK解码、EED处理和符号解交织后，再经过RS解码器处理就可得到所需的码元符号，即Link16信息。图5.2采用改进EED的JTIDS接收模型文献[50]提出了一种基于EED算法的JTIDS接收机，该算法对于降低接收机的误符号率有一定作用。当JTIDS接收机采用现有EED算法时CCSK解码模块会产生33种输出，包括信道符号0，1，…，31和一个擦除符号。当CCSK解码模块中经过相关计算后得到的最大相关值小于擦除门限时，即当RTi<≤,0≤32时，i输出的5bit信道符号将被擦除，即被擦除符号所代替，其中R为第i个本地序列与i解扰后的32bit序列的相关运算值，T为擦除门限。最后各输出符号通过RS解码处理即可得到Link16信息。由于现有的EED算法只对单一脉冲进行分析，被判定为擦除的符号不能被纠正，接收机的误符号率依然较高。本文针对JTIDS信号的双脉冲模式，利用JTIDS信号前后两个脉冲载有相同信息这一特点，设计了一种改进型的EED算法。对于[51]现有EED算法主要包括两部分，即擦除符号产生部分和解码部分，本文主要对EED算法中擦除符号产生部分进行改进。上文中提到当Link16信号采用双脉冲模式进行传输时，每相邻的两个脉冲含有相同的Link16信息，因此CCSK解码后每两个信道符号应相同，这里首先定义这两个相同的信道符号为一个组。对于改进后的EED算法，当CCSK解码部分经过相关计算后得到的最大相关值小于擦除门限时，此时信道符号并不会被立即擦除，而是被同一组中的另一个符号所取代。算法具体流程如图5.3所示，首先根据CCSK解码后的相关结果判断最大相关值是否小于擦除门限，如果不小于就直接输出脉冲对应的5bit信道符号，否则就需判断此脉冲在双脉冲模式下是第一脉冲还是第二脉冲。如果是第一脉冲66 重庆邮电大学硕士学位论文第5章Link16信号基带解析及FPGA实现就延时一个脉冲周期，并以下一脉冲的计算结果作为本次的输出，如果是第二脉冲，还需进一步判断前一脉冲是否被擦除。如果第一脉冲被擦除就输出擦除符号，否则输出第一脉冲的结果。RT
此文档下载收益归作者所有
