大动态范围低信噪比信号提取算法研究及其fpga实现

《大动态范围低信噪比信号提取算法研究及其fpga实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、密级：___________硕士学位论文大动态范围低信噪比信号提取算法研究及其FPGA实现作者姓名：白蕊霞指导教师：王斌永副研究员中国科学院上海技术物理研究所学位类别：工学硕士学科专业：信号与信息处理培养单位：中国科学院上海技术物理研究所2016年4月ResearchandImplementoftheextractionalgorithmofsignalswithlargedynamicrangeandlow-SNRByBAIRuixiaADissertationSubmittedtoUniversityofChineseAcademyofScie

2、ncesInpartialfulfillmentoftherequirementForthedegreeofMasterofEngineeringShanghaiInstituteofTechnicalPhysicsApril,2016学位论文原创性声明本人郑重声明：所呈交的学位论文，是本人在导师指导下，进行研究工作所取得的成果。除文中已经注明引用的内容外，本学位论文的研究成果不包含任何他人创作的、已公开发表或者没有公开发表的作品的内容。对本论文所涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确方式标明。本学位论文原创性声明的法律责任由本人

3、承担。学位论文作者签名：年月日致谢致谢时光荏苒，岁月如梭。在毕业论文即将完成之际，二十多年的漫漫求学之路也近尾声。回首这三年的硕士生涯，为出现在我学习和生活的每一位师长、朋友及同学献上我最诚挚的谢意！首先由衷的感谢我的导师王斌永老师。您的悉心指导与热忱关怀引领我走进学术的圣殿，并在学术和科研道路上给予我很大的支持和帮助。在您那里，我学到的不仅仅是科研技能与专业知识，更重要的是您勤奋严谨的科研作风和对人、对事应有的谦和态度，是我今后学习的榜样，在此谨向王老师您致以我最崇高的敬意。感谢我的课题研究指导老师童鹏老师。从课题的选题、调研、开题、系统的设计、

4、代码仿真、实验验证、期刊文章的发表到毕业论文的最终完稿都倾注了您无数的心血和精力。在遇到困难时，您耐心的指导使我顺利完成课题研究，取得今天的成绩。在此对童老师您致以最衷心的感谢。感谢22713办公室的兄弟姐妹们：田咪师姐、徐映宇师兄、杨秋杰师兄、李飞飞师兄、秦侠格、吴钰、郑向阳、吴嗣、曹嘉豪、苏歌以及小师弟姬忠鹏、张旭东，小师妹孙羽，感谢你们在学习和生活中对我的帮助与支持，科研生活有你们相伴，少了些许枯燥，多了些乐趣！感谢研究生部的汪骏发、李淑薇、朱晓琳和黄曦老师在学习和生活中给予帮助和支持。最后，谨以此文献给我最亲爱的父母，感谢您们一直以来对我的

5、无私关爱，您们永远是我奋斗的动力。作者白蕊霞2016年4月I摘要摘要信号处理算法是激光多普勒测速雷达的关键技术之一。针对项目需求：1）输入信号的信噪比为-30dB；2）测速范围为-20m/s~70m/s；3）100ms内完成3通道频率信号提取；4）测速精度≤1cm/s；经过深入研究后，提出快速傅里叶变换（FFT）、频域自相关累积及频谱校正相结合的信号处理算法，并对算法进行MATLAB仿真验证。在XilinxISE14.5开发平台上，选择目标FPGA器件XC4VSX55-10FF1148I——512个DSP资源、320个BlockRam、24576个

6、Slice、8个DCM，约550万门，使用Verilog硬件描述语言，编写双内存顺序递归结构的8192点单精度浮点FFT（运行频率125.881MHz）代码，并完成了下载验证。根据器件资源消耗情况分析，如果有高速缓冲器对采集的原始数据进行缓存，并在器件内集成两个运行在125MHz的并行FFT处理器，算法具备在44.34ms内完成180次FFT处理和单通道20次频域自相关累积处理的能力，能满足任务要求。受信号处理板没有集成高速存储器的技术条件限制，该结构没有完成频域自相关累积处理算法。对信号处理算法进行研究后，提出了流水线自相关累积处理算法，完成了8

7、192点扩位定点流水线FFT和20次定点频域自相关累积处理算法——Slices消耗9415个（38%）、DSP48消耗311个（60%）、BlockRam消耗116个（36％），最高运行频率167MHz，仿真结果表明，当处理算法工作在125MHz运行频率，数据采集完毕，约滞后0.1ms，即可完成频域自相关累积处理算法，具有非常强的实时性，能适应激光全连续发射和连续数据采集和算法处理的应用场合，信号提取能力能大幅度提高，使激光多普勒测速雷达具备探测更远距离的能力。最后在自行开发的信号处理板——集成了最高运行频率500MHz，实际运行频率250MHz，

8、12bits并行输出的高速ADC器件ADS5463，使用20次流水线频域自相关累积处理算法，使用输入信号+噪声的实验方案，