资源描述：
《verilog硬件描述语言002new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、下载第2章HDL指南本章提供HDL语言的速成指南。2.1模块模块是Verilog的基本描述单位，用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设计的结构可使用开关级原语、门级原语和用户定义的原语方式描述;设计的数据流行为使用连续赋值语句进行描述;时序行为使用过程结构描述。一个模块可以在另一个模块中使用。一个模块的基本语法如下：modulemodule_name(port_list);Declarations:reg,wire,parameter,input,output,inout,function,ta
2、sk,...Statements:InitialstatementAlwaysstatementModuleinstantiationGateinstantiationUDPinstantiationContinuousassignmentendmodule说明部分用于定义不同的项，例如模块描述中使用的寄存器和参数。语句定义设计的功能和结构。说明部分和语句可以散布在模块中的任何地方；但是变量、寄存器、线网和参数等的说明部分必须在使用前出现。为了使模块描述清晰和具有良好的可读性,最好将所有的说明部分放在语句前。本书中的所有
3、实例都遵守这一规范。图2-1为建模一个半加器电路的模块的简单实例。moduleHalfAdder(A,B,Sum,Carry);inputA,B;outputSum,Carry;assign#2Sum=A^B;assign#5Carry=A&B;endmodule模块的名字是HalfAdder。模块有4个端口:两个输入端口A和B，两个输出端口Sum和Carry。由于没有定义端口的位数,所有端口大小都为1位；同时,由于没有各端口的数据类型说明,这四个端口都是线网数据类型。模块包含两条描述半加器数据流行为的连续赋值图2-1半
4、加器电路第2章HDL指南5下载语句。从这种意义上讲，这些语句在模块中出现的顺序无关紧要，这些语句是并发的。每条语句的执行顺序依赖于发生在变量A和B上的事件。在模块中，可用下述方式描述一个设计：1)数据流方式;2)行为方式;3)结构方式;4)上述描述方式的混合。下面几节通过实例讲述这些设计描述方式。不过有必要首先对VerilogHDL的时延作简要介绍。2.2时延VerilogHDL模型中的所有时延都根据时间单位定义。下面是带时延的连续赋值语句实例。assign#2Sum=A^B;#2指2个时间单位。使用编译指令将时间单位与
5、物理时间相关联。这样的编译器指令需在模块描述前定义，如下所示:`timescale1ns/100ps此语句说明时延时间单位为1ns并且时间精度为100ps(时间精度是指所有的时延必须被限定在0.1ns内)。如果此编译器指令所在的模块包含上面的连续赋值语句,#2代表2ns。如果没有这样的编译器指令,VerilogHDL模拟器会指定一个缺省时间单位。IEEEVerilogHDL标准中没有规定缺省时间单位。2.3数据流描述方式用数据流描述方式对一个设计建模的最基本的机制就是使用连续赋值语句。在连续赋值语句中，某个值被指派给线网
6、变量。连续赋值语句的语法为:assign[delay]LHS_net=RHS_expression;右边表达式使用的操作数无论何时发生变化,右边表达式都重新计算,并且在指定的时延后变化值被赋予左边表达式的线网变量。时延定义了右边表达式操作数变化与赋值给左边表达式之间的持续时间。如果没有定义时延值,缺省时延为0。图2-2显示了使用数据流描述方式对2-4解码器电路的建模的实例模型。图2-22-4解码器电路6VerilogHDL硬件描述语言下载`timescale1ns/1nsmoduleDecoder2x4(A,B,EN,Z
7、);inputA,B,EN;output[0:3]Z;wireAbar,Bbar;assign#1Abar=~A;//语句1。assign#1Bbar=~B;//语句2。assign#2Z[0]=~(Abar&Bbar&EN);//语句3。assign#2Z[1]=~(Abar&B&EN);//语句4。assign#2Z[2]=~(A&Bbar&EN);//语句5。assign#2Z[3]=~(A&B&EN);//语句6。endmodule以反引号“`”开始的第一条语句是编译器指令,编译器指令`timescale将模块中
8、所有时延的单位设置为1ns，时间精度为1ns。例如，在连续赋值语句中时延值#1和#2分别对应时延1ns和2ns。模块Decoder2x4有3个输入端口和1个4位输出端口。线网类型说明了两个连线型变量Abar和Bbar(连线类型是线网类型的一种)。此外，模块包含6个连续赋值语句。参见图2-3中的波形图。当EN在第5ns
