verilog硬件描述语言课程设计

《verilog硬件描述语言课程设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、Verilog课程设计题目函数发生器（方波和阶梯波）学生姓名：　专业：班级：指导教师：完成日期：15目录1、概述12、功能23设计方案（设计的技术方案、工作原理、设计框图）34设计与仿真115、结束语146附录15151.概述（1）实验目的：在基于QUARTUS2软件平台下，运用Verilog硬件描述语言来进行编写两种波形（方波和阶梯波）发生的程序，并结合DE2板与DVCC实验板上的D/A转换器在示波器显示出波形。初步了解Verilog的编程及DE2板的应用，加强对其的实际应用操作能力。（2）实验要求：运用DE2上的DAC实现方波、阶梯信号发生器功能。方波频率、占空

2、比可设置。阶梯波信号频率、幅度可调。在完成基本要求的基础上，可进一步增加功能、提高性能。152.功能实验内容：5.利用简易函数发生器基本要求：运用DE2上的DAC实现方波、阶梯信号发生器功能。方波频率、占空比可设置。阶梯波信号频率、幅度可调。在完成基本要求的基础上，可进一步增加功能、提高性能。153设计方案（1）设计流程图时钟信号累加器设置时钟信号f_clk设置频率控制字p利用存储器存储32个采样点：16个梯形波采样点，16个方波采样点设置选择端口choose16个阶梯波采样点0~1516个方波采样点16~31Choose=0Choose=1送至输出端口data输出

3、程序结束15（2）波形产生的基本原理1.先利用时钟信号f_clk产生一个工作频率,输入的频率字保存在频率寄存器中,经Ｎ位相位累加器,累加一次,相位步进增加,经过内部ROM波形表得到相应的幅度值,经过D/A转换和低通滤波器得到合成的波形。2.利用存储器，先把定点值存入存储器中，再通过choose选择所需要的那段地址的值，在通过data读出值。3.最后利用波形仿真，通过转换把数字量转换为波形图。（3）产生波形频率可调的方法采用设置频率控制字的方法，设置一个输入端口【5:0】q，并且下载时将其绑定在6个控制开关上，可以实现频率的调整，采用2进制，q的值就是频率的缩小（扩大

4、）倍数。15（4）源程序modulesq(f_clk,p,choose,data);//端口设定input[5:0]p;//频率控制字inputchoose;//波形选择inputf_clk;//内置晶振output[7:0]data;wire[7:0]data;reg[5:0]addr,address;reg[5:0]i;regf_out;initialbegini<=0;addr<=0;f_out<=0;endalways@(posedgef_clk)//利用计数器实现任意分频beginif(i==p)//设定频率控制字pbegin15i=0;f_out=~f_

5、out;endelsei=i+1;endfunction[7:0]romout;//ROM的设定input[5:0]address;case(address)//各波形初值的预装入0:romout=255;//阶梯波初值1:romout=255;2:romout=255;3:romout=255;4:romout=128;5:romout=128;6:romout=128;7:romout=128;8:romout=64;9:romout=64;10:romout=64;11:romout=64;1512:romout=0;13:romout=0;14:romout

6、=0;15:romout=0;16:romout=255;//方波初值17:romout=255;18:romout=255;19:romout=255;20:romout=255;21:romout=255;22:romout=255;23:romout=255;24:romout=0;25:romout=0;26:romout=0;27:romout=0;28:romout=0;29:romout=0;30:romout=0;31:romout=0;default:romout=10'hxx;15endcaseendfunctionalways@(posedge

7、f_out)beginif(addr==16)//波形数据切换addr=0;elseaddr=addr+1;case(choose)//波形选择开关设定0:address=addr;1:address=addr+16;endcaseendassigndata=romout(address);//将ROM中对应数据传递输出端口data输出endmodule154程序编译及仿真结果（1）引脚的绑定图（2）仿真编译图阶梯波仿真结果15方波仿真结果（3）波形产生效果图阶梯波效果图15方波效果图155.结束语经过两周的课程设计，我觉得自己更进一步认识了Verilog语言的