基于verilog的有限状态机设计与优化

基于verilog的有限状态机设计与优化

ID:34557705

大小:210.00 KB

页数:4页

时间:2019-03-07

基于verilog的有限状态机设计与优化_第1页
基于verilog的有限状态机设计与优化_第2页
基于verilog的有限状态机设计与优化_第3页
基于verilog的有限状态机设计与优化_第4页
资源描述:

《基于verilog的有限状态机设计与优化》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、27卷第2期微电子学与计算机Vol.27No.22010年2月MICROELECTRONICS&COMPUTERFebruary2010基于Verilog的有限状态机设计与优化孔昕,吴武臣,侯立刚,周毅(北京工业大学电控学院集成电路与系统集成实验室,北京100124)摘要:研究了不同的状态机编码(二进制、格雷码、独热码)和不同的状态机描述方式(onealways,twoalways,threealways)的优点和缺点,并分析了他们对有限状态机性能的影响.分别使用XilinxISE和DesignCompile

2、r对一个实例进行了综合,分析了其面积、速度和功耗的信息.结果表明,onealways的写法需要被摒弃;twoalways的编码风格适合Moore型状态机;而threealways的编码风格适合Mealy型状态机.同时也给出了适合不同设计的最优状态编码.关键词:Verilog;有限状态机;编码风格;优化中图分类号:TP312文献标识码:A文章编号:1000-7180(2010)02-0180-04VerilogDesignandOptimizationofFSMsKONGXin,WUWuchen,HO

3、ULigang,ZHOUYi(VLSI&SystemLaboratory,CollegeofElectronicInformationandControlEngineering,BeijingUniversityofTechnology,Beijing100124,China)Abstract:Basedonanexample,thecharacterofdifferentFSMscodingstyle(onealways,twoalways,threealways)anddifferentstateencoding(

4、Binary-code,Gray-code,One-hotcode)isintroduced;theireffectonperformanceandreliabilityofFSMsisanalyzed.Then,thearea,speedandthepowerresultofXilinxISEsynthesisandDesignCompilersynthesisisgiventoanalyzethebestcodingstyle.Thatisonealwaysstyleshouldbeabandoned;twoal

5、waysstylesuittoMooreFSMs;threealwaysstylesuittoMealyFSMs.Andthestateencodingwhichappropriatetothedesignisgiven.Keywords:Verilog;FSMs;codingstyle;optimize为基础,对不同的状态机编码类型和状态机描述风1引言格对状态机性能的影响进行了深入的分析.分别使在集成电路的设计过程中,不论是使用FPGA用XilinxISE和DesignCompiler对实例进行了综还是ASIC来实现

6、,有限状态机经常是作为一个电合,分析了面积、速度与功耗的信息,给出了对于不[12]路设计的关键部分而出现的.状态机的功能是同类型状态机的最佳编码风格.否完善(是否强壮型)对整个电路会产生重大的影2状态机编码响.有限状态机主要有两种类型:Moore型状态机状态的编码方式最常用的有二进制码、格雷码和Mealy型状态机.Moore型状态机是指输出只与和独热码三种,不同的状态机编码方式对状态机的[4]当前状态有关,与输入信号无直接关系.而Mealy型影响非常大.如表1所示.状态机的输出不只与当前状态有关,还与输入信号二进制的

7、编码从第一个状态到最后一个状态是[3]有关.按二进制码的顺序排列的,是一种最普通的编码方文中以目前常用的硬件描述语言VerilogHDL式.收稿日期:2009-01-15;修回日期:2009-04-08第2期孔昕,等:基于Verilog的有限状态机设计与优化181表1不同的编码比较3.2二段式十进制码BinarycodeGraycodeOne-hotcode二段式的状态机描述方法是指使用两个always00000000001模块,其中一个always模块采用同步时序的方式描10010010010述当前状态和下一状态

8、的转移,另一个always模块20100110100采用组合逻辑来描述下一状态和输出向量的赋值.30110101000二段式的描述方法比一段式的更合理,它更易于阅读、理解和维护,更利于综合并优化代码.但是使用格雷码进行状态的变换时,相邻状态转换它的缺点是第二个always块组合逻辑的输出会出只有一个状态位发生翻转.这

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。