超低介电常数介孔氧化硅薄膜的制备及其表征

超低介电常数介孔氧化硅薄膜的制备及其表征

ID:34515094

大小:242.66 KB

页数:6页

时间:2019-03-07

超低介电常数介孔氧化硅薄膜的制备及其表征_第1页
超低介电常数介孔氧化硅薄膜的制备及其表征_第2页
超低介电常数介孔氧化硅薄膜的制备及其表征_第3页
超低介电常数介孔氧化硅薄膜的制备及其表征_第4页
超低介电常数介孔氧化硅薄膜的制备及其表征_第5页
资源描述:

《超低介电常数介孔氧化硅薄膜的制备及其表征》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、维普资讯http://www.cqvip.com第9期无机化学学报V01.23No.92007年9月CHINESEJ0URNAL0FIN0RGANICCHEMISTRYSep.,2007超低介电常数介孔氧化硅薄膜的制备及其表征袁昊李庆华,沙菲z解丽丽田震王利军(上海第二工业大学环境工程系,上海201209)(上海纳米材料检测中心,上海200237)摘要:研究了以正硅酸乙酯0S)和甲基三乙氧基硅烷(MeSi(0Et),)为混合硅源,十六烷基三甲基溴化铵(CTAB)为模板剂,采取旋涂技术,在硅晶片表面制备出二氧化硅透明薄膜,再经过正硅酸乙酯(rI’E0S)蒸汽孔壁强化后采

2、用线性升温焙烧法脱除薄膜孔道内的模板剂,制备出具有超低介电性能的氧化硅薄膜。使用Fq'IR、XRD和SEM对样品进行了结构表征.并采用阻抗分析仪测量了薄膜的介电常数(),纳米硬度计测量薄膜的弹性模量。介孔氧化硅薄膜在常温常湿条件下存放15d后,介电常数仍旧维持在超低值范围内,k=1.8O,弹性模量大于6GP,很好地满足了其在超大规模集成电路中应用的要求。关键词:TEOS蒸汽;甲基化;介孔氧化硅薄膜;超低介电常数中图分类号:0649文献标识码:A文章编号:1001—4861(2007)09—1587—06SynthesisofMesoporousThinSilicaFi

3、lmswithUltraLowDielectricConstantYUANHaoLIQing—Hua,SHAFeiXIELi—LiTIANZhenWANGLi.Jun(DepartmentofEnvironmentalEngtneering,ShanghaiSecondPolytechnicUniversity,Shanghai201209)~ShanghaiTestingCenterofNanometerMaterials,Shanghai200237)Abstract:Vaporphasetreatmentwithtetraethylorthosilicate(T

4、EOS)wasusedtoimprovetheperformanceofmethylatedmesoporoussilicafilmsspin.coatedonsiliconwafers.Subsequentcalcinationtreatmentledtoformationofmethy1.functionalized.silicafilmswithhighstructuralstabilityandhydrophobicity.XRD.FrIRresultsshowthatthefilmshavehighstructuralstabilityandhydropho

5、bicity.SEMimagesindicatethat,rE0Streatmentfavorstheformationofflatandintegratednon.crackfilms.Dielectricconstantfk)valueofthefilmsiSultralOW,k1.74,andremainsaslowas1.81afteragingin25oCand50%~60%.relative.humidityenvironmentforover15days.Mechanicalstrength(elasticmodulusandhardness)ishig

6、henoughtowithstandthestressesthatOccurduringthechemicalmechanicalpolishingandwirebondingprocess(E=10.9GPa).EffectsofthemethylgroupintroductionandtheTE0Svaportreatmentonthestructuralstabilityandhydr0phobicityhavebeenstudied.Keywords:TEOStreatment;methyl—functionalzied;mesoporoussilicafil

7、m;ultra—lowk随着超大规模集成电路(ULSI)技术的发展.电和层间介质以代替传统SiO介质4)是降低互连子器件特征尺寸不断缩小.而电路的互连延迟、串扰延迟、串扰和能耗的有效方法[2,31。新型的纳米SiO和能耗逐渐增大口,21.成为制约集成电路速度进一步多孑L薄膜不仅具备高介质强度f电介质击穿电场大提高的瓶颈。采用低介电常数lOWk,k<4.0)甚至超于3MV·am),高温稳定性等适合在微电子领域运低介电常数(ultra.1owk,k<2.2)介质薄膜作金属线间用的特性,而且由于材料中存在的大量孑L隙(空气收稿日期:2007-05一ll。收

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。