嵌入式高速数据采集处理模块的设计实现new

《嵌入式高速数据采集处理模块的设计实现new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、嵌入式高速数据采集处理模块的设计实现夏沈杰周晓霞倪明柴小丽(华东计算技术研究所，上海200233)摘要：本文主要提出了DSP+FPGA的架构实现嵌入式高速数据采集的思想，以提高采集系统的整体性能。并且将抽取、内插、FFT和多种滤波处理按照特性在DsP与FPGA上进行了相应的优化设计及实现，从而大大提高了处理性能，而且H呵和滤波可并行处理，进一步提高了系统运行速度和效率。该系统还可以通过对FPGA内下栽不同的内容及改变DsP程序来实现在最小改动前提下对系统进行功能扩展、改变及升级，从这个方面讲，这个系统具有一定的灵活性、先进性和

2、前瞻性。关键词：高速数据采集抽取内插DSPFPGAFIRFFI’1引言数据采集技术是信息科学的一个重要分支，是以传感器、信号测量与处理、计算机等技术为基础而形成的一门综合应用技术，它具有很强的实用性，主要应用在仪器、通讯、雷达、遥感测量、地质、医药器械等各个领域。近年来，各种应用都在向数据采集技术提出更高的要求，如速度、分辨力、精度、功能、接口能力、软件设计以及抗恶劣环境能力，传统采用CPU+RAM+ADC方式的数据采集技术已经无法满足需要。随着DSP与FPGA性能的进一步发展以及开发手段的不断丰富，DSP+FPGA的方案正在

3、逐渐被业界所重视。综上所述，本文提出使用DSP+FPGA架构来设计嵌入式高速数据采集处理系统，包括实时数据处理、信号处理、高速存储及快速校准，并用Simulink进行建模仿真，最终将其实现。2高速数据采集处理模块的结构及功能高速数据采集系统的组成框图如下图所示：图1高速数据采集系统组成框图作者简介：夏沈杰(1980一)，男，硕士，研究方向为嵌入式计算枧和接口技术；周晓霞，工程师；倪明，研究员；柴小丽，高工。118其中虚框内本文所要实现的数据采集处理模块。由于高速数据采集系统数据流速度快、运算量大、功能复杂及具有实时切换、调节能

4、力，其可重构性要求使得它越来越倾向于灵活性强的DSP和FPGA。数据采集处理模块需要完成的功能有：1．是实时数据处理，包括抽取、峰值检测、根据校准结果进行数值调整等；2．是信号处理，包括内插、数值平滑、F盯、各种滤波等；3．是高速存储，根据用户要求将对应的高速数据流进行选择存储；4是快速校准，定时产生校准信号对模拟前端进行快速多点校准。3基于DSP+FPGA的高速数据采集处理模块设计根据DSP与FPGA的特性，就上述4种功能在DSP与FPGA中进行如下分配：高速数字采集处理模块的实时数据处理部分的特点是：整个数据流的速度非常高

5、，很难直接用采样频率对数据流进行处理。解决方法有2种，1是采用能承受这么高处理速度的器件，2是先将高速’数据流进行降频处理，从而降低对处理器件的要求，但是处理位宽将成倍提高，而且实时处理算法也需要相应改变。第1种处理方法对器件要求非常高，实际上这样的器件很难找，而且价格相当贵，没有实用价值，所以本文采用第2种方法，即将ADC产生的高速数据流分频分相处理从而降低对后续操作的工作频率要求，由于位宽会随着分频倍数相应变的很高，所以分频数不能很大。这样的接入方案可以在FPGA中使用锁相环(PLL)加分相锁存电路来实现。数字接入后需要根

6、据用户需要进行相应的实时数字处理，比如抽取、峰值检测、数值调整等。降频后的数据流速度依然很高，而且位宽是ADC输出位数的数倍，基本无法由FPGA以外的器件代替，所以这部分处理都需要在FPGA中实现。信号处理部分的主要任务是滤波、内插、数值平滑、FFYr等计算。传统的信号处理过程中使用DSP进行处理，如果面对多种大量重复操作的处理，DSP便暴露出其并行性不够，无法同时对数据进行多种处理的弱点。在现代高速数字采集处理系统中，有可能需要对同一批数据进行多次多种处理，所以需要给处理过程加速。具体方法就是使用FPGA来实现算法结构单一、

7、数据量大的部分，如内插、数值平滑、肿，而需要能被灵活配置的多种滤波器只能由DSP来完成。实时的数据存储的速率要求与实时数字处理完后的数据速率有关，对很高速的数据流，存储速度要求很高，在连续采样的情况下可以考虑用高速RAM来满足存储要求，现在很多FPGA都带有内部RAM，在存储深度要求不是很高的情况下可以考虑使用FPGA内部RAM实现。对于在需要很大存储深度的工作状态下则需要使用外部容量较大的快速RAM如SBSRAM等来实现存储。由于实时数据存储的数据来源是在FPGA中实现的实时算法的输出，所以需要由FPGA设计与这些RAM的接

8、口。而对于信号处理用的RAM，则需要根据产生数据的信号处理在DSP或者是FPGA中实现来确定，如果是DSP实现则直接挂在DSP外部存储总线上，否则就挂在FPGA的RAM控制器上。不过由于本文采用的DSP+FPGA架构是以DSP为主，所以直接由DSP协调控制使用DSP外接RAM