基于高速串口的数据采集处理系统的设计与实现

《基于高速串口的数据采集处理系统的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于高速串口的数据采集处理系统的设计与实现作者姓名冉焱学校导师姓名、职称鲍丹副教授领域电子与通信工程企业导师姓名、职称申景诗高工申请学位类别工程硕士提交学位论文日期2014年12月学校代码107701学号1202121334分类号TN97密级公开西安电子科技大学硕士学位论文基于高速串口的数据采集处理系统的设计与实现作者姓名：冉焱领域：电子与通信工程学位类别：工程硕士学校导师姓名、职称：鲍丹副教授企业导师姓名、职称：申景诗高工提交日期：2014年12月DesignandimplementationofdataacquisitionandProcessingba

2、sedonhighspeedserialinterfaceAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinElectronicsandCommunicationEngineeringByRanyanSupervisor:BaodanDecember2014西安电子科技大学学位论文独创性（或创新性）声明本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以

3、外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切相关责任。本人签名：日期：西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业离校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文

4、；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。（保密的论文在解密后遵守此规定）本人签名：___________________日期：__________________导师签名：___________________日期：__________________摘要摘要在现代军事、航天、机械等领域大量使用高速数据采集系统。系统需要采集和处理的前端信号频率也越来越高。这就对高速采集传输系统提出了更高的要求。传统的AD转换器大都使用并行总线传输采样数据。随着采样频率的提高，并行总线存在的码间串扰问题越来越严重，速度已经达到了极限。

5、只能通过增加位宽来解决，这又给PCBLayout带来了很大的挑战，信号完整性难以保证。与传统的并行总线相比，高速串行总线具有很明显的优势，包括：器件引脚数少、PCB板面积小层数少、EMI降低同时抗噪声能力增强等。高速串行总线取代并行总线已经成为一种趋势。另一方面现代通讯、电子侦察要求接收机具有宽输入带宽、高分辨率和大动态范围。这就要求接收机在整个频带内进行搜索监视。如果设备搜索速度不够快，就会遗漏或丢失信号从而产生漏警。信道化接收机是一种高截获概率的接收机，它将接收到的宽带信号划分为多个窄带信号进行处理，可以获得很高的测频精度和抗干扰能力。这使得它适用于各种

6、电子侦察系统。本文在研究了高速串行接口实现的关键技术点后，设计实现了基于高速串行接口的数据采集处理系统，符合接口串行化的趋势。系统选用高性能FPGA作为主控芯片，利用其自带的GTX接口与AD进行互联，接收AD采样数据。为了充分发挥FPGA的内部资源，降低后续信号处理的难度。系统还对采集的数据做信道化并放入DDR3中缓存。最后使用通用吉比特收发器将缓存数据发送至上位机接收板卡。系统具有很好地通用性，可以方便地同各种信号处理板卡进行连接，并为其提供预处理数据。论文主要工作如下：1、分析研究了高速串行接口的设计要点，包括接口电路、同步时钟恢复、线路编码机制、同步字

7、符检测等。2、研究GTX高速收发器的结构、特性、使用方式和电路设计要点。3、设计AD采样电路，研究JESD204B高速串行接口各模块的功能，并使用FPGA实现其接口协议。完成AD采样数据的读取。同时对采样数据做数字信道化处理。4、利用XilinxMIG控制器设计了基于DDR3存储器的虚拟FIFO高速缓存单元。5、设计了基于TLK2711的通用高速串行数据发送器。并通过同轴电缆将处理后的AD采样数据发送至上位机分析。6、最后，分别测试了AD采样的信噪比、数据有效位。高速缓存模块的逻辑功能、存储正确性。高速传输模块的逻辑功能和传输正确性。测试结果表明，本论文所设

8、计的基于高速串行接口的采集处理系统，性能优良，满足系