edk13.3实验new

《edk13.3实验new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、XILINXEDK13.3学习初学EDK，在网上查找了一些EDK的资料和实验，发现XILINX的EDK大学计划文档和网上其他EDK学习文档大多是基于老版本的EDK软件，我在使用EDK13.3学习的时候发现EDK13.3版本同之前的EDK版本有了较大区别，EDK13.3将硬件平台的建立和软件的编写完全分开了，XPS进行硬件平台的建立，SDK进行软件应用程序的开发。在此记录下我在学习中进行的第一个EDK实验，希望能给使用EDK13.3学习的朋友们一点借鉴。本文档记录建立一个最简单micoblaze平台的步骤，实现8bitLED灯指示当前8bitDIP拨码状态。1.打开XPS软件:2.

2、点击第一个选项CreateNewProjectUsingBaseSystemBuilder。3.选择工程路径和总线类型。选择PLBsystem点OK。AXI总线是XILINX在EDK中新增的一种总线类型，如果选这种总线的话要保证你的实验板卡上的FPGA芯片是SPARTAN6，VIRTEX6或者KINTEX7，VIRTEX7。PLB总线是以前低版本EDK中就支持的总线，对FPGA型号支持的也比较全。本实验选择PLB总线。4.选择Iwouldliketocreateanewdesign。点NEXT。5.选择板卡类型。如果使用XILINX官方开发板则选择第一项，板卡名称(BoardNa

3、me)和版本(BoardRevision)选择正确即可。如果所用的不是XILINX官方开发板而是自己做的板卡或者其他板卡则选择第二项。我使用的是自己的板卡，spartan3E器件，型号XC3S250E，PQ208封装，-4等级。此外还有一项ResetPolarity设置，即复位极性设置，可根据自己板卡复位信号的极性进行选择。6.选择单处理器还是双处理器。选择单处理器即可。7.进行时钟频率设置和片内存储器容量设置。Referenceclockfrequency为板卡上进入FPGA的时钟频率，我使用的晶振为125M。Systemclockfrequency为microblaze处理器

4、工作的时钟频率，我选择50M，可在下拉框中选择不同的频率。Localmemory为片内存储器容量，我选择8KB，可在下拉框中选择不同的容量。本实验不必进行浮点运算，因此不必勾选enablefloatingpointunit。8.增加外设。实验需要添加8bitDIP拨码和8bitLED指示灯，拨码和指示灯都使用GPIO实现。点击AddDevice增加系统IO，在IOinterfacetype中选择GPIO，device中选择DIP_switches，点OK。DIP_switches便在右侧处理器外设中显示了，选择GPIOdatawidth为8。同样步骤添加LEDS外设。添加完成后如

5、图所示。点NEXT进入下一步设置。9.进行缓存设置（cacheconfiguration）。选择的处理器结构没有缓存，点NEXT进入下一步设置。10.进入summary，显示系统信息及文件路径。点Finish完成硬件设置，点击后弹出如图所示警告窗口，提醒我们在将设计下载到板卡之前保证已经对设计顶层模块进行了正确的管脚分配以及FPGA处于正常的JTAG链路中。点OK进入XPS开发环境。11.进入XPS开发环境进行ucf文件编辑。XPS界面如图所示。在project区域双击UCF文件，如下图所示，打开UCF约束文件，进行管脚约束。（注意，有可能双击ucf文件无法打开，这是由于XPS选

6、择的文本编辑器设置导致的，XPS默认使用ISE的文本编辑器，但是如果你的ISE软件里面设置的编辑器不是ISE的文本编辑器而是其他编辑器，而该编辑器的安装路径有空格，那么XPS里面就有可能打不开UCF文件，那就需要将ISE软件里面的文本编辑软件选择设置为ISE文本编辑软件，具体设置为：打开ISE13.3软件，EDIT--->preferences-->ISEgeneral-->editors选择ISETEXTeditor）。XPS已经为UCF文件生成了模板，我们只要将约束语句前面的的注释符号删除，将板卡上与设计对应的具体管脚写在“LOC=”后面就可以了。添加完UCF约束后如图所示。

7、此外.mhs文件里面记录了系统硬件信息。可打开看一下。其中包括端口信息，时钟信号频率，复位信号极性以及系统包括哪些部分。12.点击GenerateNetlist生成网标文件。运行时间可能较长需耐心等待一会儿。13.点击GenerateBitStream生成网标文件。14.点击ExportDesign弹出下图窗口，选择Export&LaunchSDK。进入SDK开发环境。（也可省略第12，13步直接ExportDesign，系统会自动生成网标文件和bit文件）15.进入SDK前出现