数字电路与逻辑设计 第02章 习题解答new

《数字电路与逻辑设计 第02章 习题解答new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2-1已知门电路及重复频率为100MHZ的输入信号如题图2-1所示。试补画出下列两种情况下的输出信号波形。(1)不考虑非门的延迟时间；(2)设非门、与非门的延迟时间均为t=10ns.PD答案：VitVo110ns20nsVo22-2试说明在下列情况下，用万用表测量题图2-2中v得到的电压各为多少？与非门为74H系列TTLI2电路，万用表使用5V量程，内阻为20KΩ/V。v悬空；（2）v=0.2V；（3）v=3.2V；(4)v经100ΩI1I1I1I1电阻接地；（5）v经10K电阻接地。I1VCCR1vI1&3kvv&B

2、1I2vI1vTI21beV2100100Kbe5题图2-2答案：（1）vI1悬空vI2=1.4V（2）v=0.2VvI2=0.2V（3）vI1＝3.2VvI2=1.4VI1RPvV=−()vIC11CBERR+P1（4）v经100Ω电阻接地；vI2=vI1=0.14VI10.1=−(50.7)=0.14V0.13+（5）v经10K电阻接地vI2=1.4VI12-3已知TTL门的参数是VOH=3.5V,VOL=0.1V,VIHmin=2.4V,VILmax=0.3V,IIH=20μA,IIS=1.0mA,IOH=360

3、μA,IOL=8mA,求题图2-3中R的取值范围.1R&1≥1AF1AF2G1G2G1RG2(a)(b)题图2-3答：图(a)：(1)G1输出低电平VOL时，G2输入端相当于接对地(VOL=0.1V)电阻R，其输入端电压VI2=VOL+IIS×R，为保证逻辑关系正确，需满足VI2≤VILmax，故R≤(VILmax-VOL)/IIS=(0.3-0.1)/1.0=0.2kΩ(2)G1输出高电平VOH时，流入G2输入端的电流为IIH×3=60μA，为保证逻辑关系正确，需满足VI2≥VIHmin，即VOH-IIH×3×R≥V

4、IHmin，故R≤(VOH–VIHmin)/(IIH×3)=(3.5-2.4)/0.06≈18.3kΩ∴R≤0.2kΩ图(b)：(1)G1输出高电平VOH时，流入或非门G2输入端的电流为IIH×3=60μA，流过电阻R的最大电流为VOH/R，为保证逻辑关系正确，需满足IOH≥IR+IIH×3=VOH/R+IIH×3，故R≥VOH/(IOH-IIH×3)=3.5/(0.36-0.02×3)≈11.67kΩ(2)G1输出低电平时，对R无要求。∴R≥11.67kΩ2-4在STTL集成电路中，采取了哪些措施来提高电路的开关速度

5、？改进措施：在74H系列的基础上①采用抗饱和三极管提高速度，②采用有源泻放回路2-5试为题图2-5中的RL选择合适的阻值，已知OC门输出管截止时的漏电流为IOH=150μA，输出管导通时允许的最大负载电流为ILM=16mA；负载门的低电平输入电流为IIL=1mA，高电平输入电流为IIH=40μA，V'CC=5V，要求OC门的输出高电平VOH≧3.0V，输出低电平VOL≦0.3V。题图2-5VV′−CCOH(min)∴Rn≤=(2,8m=)LnI+mI答案：①输出为高电平时：OHIH53−==3.2k2*0.158*0.

6、04+VV′−CCOLRm≥=('6)LIm−′ILMIL②当输出为低电平：50.3−==0.47K1661−×选RL=1K2-6已知题图2-6中各个门电路都是74H系列TTL电路，试写出各门电路的输出状态（0，1或Z）≥1ViH&Vcc&ViLViHY1Y2Y3NO_INPUT110K00ViL≥1Vcc&Vcc1K=1Y4ViLY5EN=1Y6100110题图2-62-7已知TTL三态门电路及控制信号C，C的波形如题图2-7所示，试分析此电路能否正常工作。12题图2-7答案：不能2-8由CMOS门组成的电路如题图2

7、-8所示。已知V=5V，V≥3.5Ｖ，V≤0.5Ｖ。门的驱动能力DDOHOLIO=±4mA。问某人根据给定电路写出的输出表达式是否正确？题图2-8(a)F=AB•CD正确(b)F=AB+CD正确(c)F=AB+CD不正确1232-9CMOS门电路如题图2-9所示,分析此电路所完成的逻辑功能。VDDCBAF答案：FABC=++题图2-92-10逻辑门电路如题图2-10所示，针对下面两种情况，分别讨论它们的输出与输入各是什么关系？两个电路均为CMOS电路输出高电平5V，输出低电平0V。答案：FA1;21==F两个电路均为T

8、TL电路输出高电平3.6V，输出低电平0.3V，门电路的开门电阻为2KΩ，关门电阻为0.8kΩ。答案：FA1;2==FAAA≥1&F1F2BB100Ω10K(a)(b)题图2-102-11CMOS门电路如题图2-11所示，试写出各门的输出电平。题图2-11答案：（a）VDD（b）0（c）02-12CMOS与或非门不使用的输入端应如