实验一 dsp builder设计应用new

实验一 dsp builder设计应用new

ID:34377805

大小:267.19 KB

页数:6页

时间:2019-03-05

实验一  dsp builder设计应用new_第1页
实验一  dsp builder设计应用new_第2页
实验一  dsp builder设计应用new_第3页
实验一  dsp builder设计应用new_第4页
实验一  dsp builder设计应用new_第5页
资源描述:

《实验一 dsp builder设计应用new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、湖南文理学院电气与信息工程学院《嵌入式系统及应用》实验指导书指导教师:伍宗富实验一DSPBuilder设计应用实验学时:4学时实验类型:综合实验要求:必做一、实验目的1.掌握DSPBuilder设计应用的方法。2.掌握FIR滤波器的设计步骤。3.掌握MATLAB、DSPBuilder、QuartusII的综合应用。二、实验原理1.4阶FIR滤波器子系统设计1i8:0z-1aXx_in[8:0]XinbbbDelay2i8:0ProductIn1[8:0]hn1z-1aX+Delay13i8:0bbb+In2[8:0]hn2Product1+o19:01+youty_out[19:0]-1

2、z+aParallelDelay2XAdderSubtractor4i8:0bbbIn3[8:0]hn3Product2z-1aDelay3X5i8:0bbbIn4[8:0]hn4Product3o8:02x4Out2[8:0]为了便于调用子系统模块的更高级系统进行SignalCompile分析,必须对生成的子系统模块的“Masktype”进行设置。使用“MaskSubsystem…”中的“Documentation”设置“Masktype”为“SubSystemAlteraBlockSet”就可以利用SignalCompiler正确地生成VHDL代码2.直接I型16阶FIR数字滤波器设

3、计i8:0AltBusx_in[8:0]-9y_out[19:0]In1[8:0]AltBus1In2[8:0]+3In3[8:0]AltBus2Out2[8:0]+In4[8:0]+19:017:8+14+AltBus3fir4_blockBusConversion1+o9:0+1512+yParallelAltBus4AdderSubtractorAltBus17-22Parallelx_in[8:0]AltBus5y_out[19:0]AdderSubtractor1In1[8:0]-12In2[8:0]AltBus6In3[8:0]Out2[8:0]46In4[8:0]AltBu

4、s7fir4_block1106AltBus8SignalCompiler106x_in[8:0]AltBus9y_out[19:0]In1[8:0]46In2[8:0]AltBus10In3[8:0]-12Out2[8:0]In4[8:0]AltBus11-22fir4_block2AltBus121AltBus13x_in[8:0]y_out[19:0]14In1[8:0]AltBus14In2[8:0]3In3[8:0]Out2[8:0]o8:0AltBus15In4[8:0]x2-9fir4_block3AltBus1616个常数端口设置滤波器的系数,可根据具体要求进行计算而确定

5、。23.使用MATLAB的滤波器设计工具,获得滤波器系数。(1)打开Matlab的FDATool“start”->“ToolBoxes”->“FilterDesign”->FDATool(2)选择DesignFilter设计滤波器(阶级选N-1=16-1=15)(3)滤波器分析(查看其幅频特性曲线)(4)导出滤波器系数(File->Export…)注:在Matlab主窗口的命令窗口中键入变量名并乘量级数转换fir16_data*(2^8)会显示数据,如FIR滤波器模型使用还需转为整数round(fir16_data*(2^8))。将显示数据记录并输入上面16个常数端口完成设置滤波器的系数

6、4.Quartus工程实现NOTOUTPUTclockoutinst4ParameterValueN1042int_divOUTPUTda_modeclockINPUTClockinClockOutVCCGNDinst2Fir16swept_signalclockx2[8..0]OUTPUTX[8..0]clockAltBus[8..0]AltBus[8..0]y[9..0]OUTPUTyout[9..0]instinst135.扫频模块设计(产生实验用输入信号)SignalCompiler++20:020:020:137:08:0o8:0c31:031:22z-1+Phaseword2

7、BusConversion2AltBusLUT1BusConversion3ParallelIncrementDelay1Decrement3AdderSubtractor2注:仿真时将位值改小点,仿真后再改回来SignalCompiler+doubledoubledoubledoubledouble+15:015:012:57:08:0o8:0cdouble17:017:5double-1double+Phaseword2BusC

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。