dsp builder用户指南(中文)

《dsp builder用户指南(中文)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、DSPBuilder6.0用户指南1.关于DSPBuilder特性nDSPBuilder支持以下特性：把MathWorksMATLAB(信号处理工具箱和滤波设计工具箱)和Simulink软件与Altera公司的QuartusII软件连接。n支持以下ALTERA器件系列：lStratix®,StratixGX,StratixII和StratixIIGX器件lCyclone和CycloneII器件lAPEX™II，APEX20KC和APEX20KE器件lMercury™器件lACEX®1K器件lFLEX10K®和FLEX®6000器件n使用Alter

2、aDSP开发板快速建立样机。n支持SignalTap®II逻辑分析仪，探测来自DSP上Altera器件嵌入式信号分析仪和把数据转入到MATLAB工作空间，以利用可视化分析。n在AltLib库中支持的HDL转入模块：lVHDL或VerilogHDL设计授权转入l转入在Quartus工程文件中的HDLn回路中的硬件模块(HIL)能够使FPGA硬件在Simulink(AltLablibrary)中加速二次模拟。n在SOPCBuilderLinkLibrary中的AvalonBlockset包括了你能用于建立一些定制逻辑的模块，这些定制逻辑和NiosII

3、以及其它的SOPCBuilder设计一起工作。l低级Avalon和辅Avalon接口模块lAvalonReadFIFO和AvalonWriteFIFO捆绑模块l全部Avalon模块是用户可以配置的l分离的模块可用来支持Avalon端口l将Avalon接口拖拉进DSPBuilder设计模块中，你能建立任何的AvalonSOPC元件l根据Simulink中的仿真，你能验证Avalon接口，用生成的HDL和PTF文件把你的设计输出到SOPEBuildern包括状态机模块。n支持DSP系统算法和执行的统一表示。n自动生成VHDL或VerilogHDL测试

4、平台或者自动地从MATLAB和Simulink测试向量中自动生成QuartusII向量文件(.vec)。n自动启动QuartusII编译。n使能用位及周期精确设计仿真。n提供和Simulink软件一起使用的各种定点算法和逻辑运算。n生成HDL信号名的自动传播。n使用MATLAB工作空间或已标记的子系统变量，你能说明模块参数对话框中的大部分值。一般描述在Altera可编程逻辑器件(PLDs)的数字信号处理(DSP)系统设计中，需要高级算法与硬件描述语言(HDL)开发工具。AlteraDSPBuilder集成了这些工具，把MathWorks的MATL

5、AB和Simulink系统级设计工具的算法开发、仿真和验证能力与VHDL和Verilog设计流程(包括AlteraQuartusII软件)组合在一起。借助于你在友好的算法环境中生成的DSP设计硬件表示，DSPBuilder缩短了DSP设计周期，你能把已存在的MATLAB函数和Simulink模块与AlteraDSPBuilder模块以及AlteraIPMegaCore®函数组合在一起，把系统级设计和执行DSP算法开发连接在一起。在这种方法中，DSPBuilder允许系统、算法和硬件设计人员共享一个共同的开发平台。你能使用DSPBuilder中的块

6、在Simulink中建立一个模拟系统的硬件执行。DSPBuilder包含位和周期精确的Simulink块，这些块又包括许多基本操作，如算法或存储函数以及对关键设计特性优势的运用，如嵌入式PLLs，DSP块或嵌入式存储器。你能使用在DSPBuilder模型中的MegaCore函数去生成一体化函数。除此之外，你还能在执行部分FPGA设计的过程中体验到更快的硬件模拟性能和更丰富的仪器使用环境。DSPBuilder信号编译器可读取Simulink模型文件(.mdl)，使用DSPBuilder和MegaCore函数生成VHDL和VerilogHDL文件及T

7、cl脚本，以便进行合成，硬件执行和仿真。1.2.1具有可编程逻辑的高速DSP可编程逻辑提供在专用数字信号处理器上的性能优点。可编程逻辑能够被看作为元件陈列，其中每一个能够被配置为复杂处理器例行程序。这些处理器例行程序则能够以串联连接在一起(以同样的方法，数字信号处理器能够执行他们)，或他们能够并联连接。在并行情况下，他们提供标准数字信号处理器同时执行上百条指令操作的性能。有益于这种改进性能的算法包括具有正向误差校正(FEC)，调制/解调和加密。设计流程当使用DSPBuilder时，在MATLAB/Simulink软件上生成的设计模型来启动。在你已

8、生成你的模型后，你能为综合和QuartusII编译输出VHDL文件，或生成VHDL或VerilogHDL仿真文件。设计流程包括下列步骤：