基于 nios ii 软核的捷联惯导数据采集系统的设计new

基于 nios ii 软核的捷联惯导数据采集系统的设计new

ID:34144321

大小:55.56 KB

页数:4页

时间:2019-03-03

基于 nios ii 软核的捷联惯导数据采集系统的设计new_第1页
基于 nios ii 软核的捷联惯导数据采集系统的设计new_第2页
基于 nios ii 软核的捷联惯导数据采集系统的设计new_第3页
基于 nios ii 软核的捷联惯导数据采集系统的设计new_第4页
资源描述:

《基于 nios ii 软核的捷联惯导数据采集系统的设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于NiosII软核的捷联惯导数据采集系统的设计李桂平,徐晓苏,扶文树(东南大学仪器科学与工程系,南京210096)摘要:提出了一种基于NiosII软核的捷联惯导数据采集系统的硬件和软件的实现方案,以移植了NiosII处理器的FPGA芯片EP1C6T144C8取代原有系统MCU+CPLD/FPGA的结构。系统经过了软件和硬件的调试工作,证明了以此方案构建的捷联惯导A/D采集板具有精度高、体积小、运行可靠、速度快以及成本低的特点。关键词:NiosII软核;SOPC;捷联惯导;数据采集AcquisitionSystemofSINSBas

2、edonNiosIILiGuiping,XuXiaosu,FuWenshu(DepartmentofInstrumentScienceandEngineering,SoutheastUniversity,Nanjing,210096,China))Abstract:ThispaperproposesadesignforAcquisitionSystemofSINSbasedonsoftcoreofNiosII,WereplaceTheformalconfigurationofMCU+CPLD/FPGAwithasingleFPGAc

3、hiptransplantedwithNiosII.Withthedebuggingworkofsoftwareandhardware,It’sprovedthat,inthisway,theA/DboardofSINStakesonthecharacterofhighprecision,smallvolume,quitecredibility,fastrapidityandlowcost..Keywords:NiosII;SOPC;SINS;AcquisitionSystem接固联在运载体上,直接测量运载体的角运动引言和线运动。以

4、存储在计算机里的“数学平台”捷联惯导系统由于价格低、体积小和可靠代替了平台惯导系统中的实体机电平台,而性好等方面的优势,越来越广泛地应用于军事“数学平台”建立的基础是对陀螺仪和加速度和民用领域。惯性导航是通过对速度积分得出计的输出信号的精确采集。位置、姿态,对加速度积分得出速度的过程。捷联惯导系统中陀螺和加速度计数据采集常用的有V/F转换(或I/F转换)和A/D1、国家自然科学基金项目(60374046);转换,本文采用A/D采集的方法。传统的数据2、国家自然科学基金项目(50575042).采集系统有着经典的结构——MCU(或DS

5、P)+李桂平,男,1981年生,东南大学仪器与工程系硕士,CPLD/FPGA的方案,近几年来,随着FPGA性主要研究方向为惯性仪表设计技术,嵌入式技术,SOPC技术能的提升与成本的降低,嵌入式系统的设计等。导师,徐晓苏,主要从事捷联惯导技术的研究渐渐进入了更广范的领域,在单一芯片上采用更合理的设计工艺、集成更多的逻辑功能,2MAX195与FPGA的接口已经成为技术发展趋势,NiosII处理器是Altera公司推出的一个32位精简指令集处理每片MAX195是通过CLK、CONV、DOUT以器软核,在软件SOPCBuilder中加载Ni

6、osII及EOC共4根引脚与FPGA芯片EP1C6的I/O引核和相应的外围接口以及定义相应的自定义脚连接的,由于MAX195为5V器件,而EP1C6指令,然后对设计进行综合后下载到FPGA中,为I/O引脚为3.3V,考虑到CLK、CONV为输入,就可方便地设计一个具有特定功能的嵌入式Vi高电平最低要求为2.4V,显然EP1C6为I/O处理器。引脚电平可以满足要求,而DOUT以及EOC为本文介绍的捷联惯导数据采集系统以输出,输出电压在4.5V到5V之间,EP1C6虽Altera公司的Cyclone系列FPGA芯片EP1C6然不可以直接

7、这样的电平相连但其I/O引脚为核心,移植NiosII嵌入式CPU软核,采用特殊的结构使得仅需在其I/O引脚加一电阻16位A/D转换器MAX195,对陀螺和加速度计就可以与5V电平相连。根据MAX195的芯片资总共6路信号进行采集,达到了节省资源和提料得DOUT与EOC的输出高电平最高为5V,Io高效率的目的。为1mA,则串联的电阻R=(5-3.7)/1mA=1.3K,这样在R1上就产生了1.3V的压降,从而实现1系统的总体硬件设计了与5V器件的兼容。系统的总体框架如图1所示。加载了NiosII软核的FPGA芯片EP1C6是整个导数据

8、采集系统的核心,整个系统由信息采集模块、信息处理及串口通信模块组成。图2EP1C6与5V器件的接口示意图3NiosII处理器的设计图1系统硬件框图NiosII是Altera公司提供的基于系统的输入是三个陀螺仪和三个加速度Harvard

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。