捷联惯导系统数据采集卡的设计.pdf

《捷联惯导系统数据采集卡的设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第2期(总第132期)机械管理开发2013年4月No．2(SUMNo．132)MECHANICALMANAGEMENTANDDEVELOPMENTApr．2013捷联惯导系统数据采集卡的设计刘涛，王洋。(1．中国海洋大学；2．山东省海洋环境监测技术重点实验室，山东省科学院海洋仪器仪表研究所；3．赛轮股份有限公司，山东青岛266001)摘要：介绍了利用FPGA实现激光陀螺捷联惯导系统数据采集卡的设计。采集电路是激光陀螺捷联惯导系统中非常重要的组成部分，在深入分析激光陀螺和加速度计的输出信号的基础上，完成了基于FPGA的数据采集电路的设计，使用I

2、P核来实现数字滤波模块，通过实验表明，该采集卡计数实时而准确，滤波效果达到设计要求，采用FP—GA大大简化了装置，提高了系统的简易性和配置的灵活性。关键词：FPGA；激光陀螺；数据采集；IP核中图分类号：TP392文献标识码；A文章编号：1003—773X(2013)02—0108—020引言存储下来的整形前后的信号图。激光陀螺数据采集激光陀螺捷联惯导系统需要实时监测惯导的状就是采用恰当的方法，对两路方波信号进行判向和计态，对采集的数据实时性、准确性要求比较高。FPGA数，从而解调出待测转速其转动方向。具有I／0端口资源丰富、信号传输延迟小、

3、功能强大等2数字滤波模块设计优点，另外还具有电平转换功能，如将5V的I／0电压在二频机抖动激光陀螺输出的计数信号中，包含转化为3-3V电平的功能，而且在画多层PCB板时可以了抖动分量和待测的惯性输入角速率分量。I42激光方便走线。鉴于FPGA的一系列优点，选择FPGA作为陀螺的机械抖动频率处于300—400Hz左右，惯性输人数据采集电路的主芯片，同时它还可以完成一系列的角速率的带宽一般在100Hz以下，两者处于不同的译码功能。频带内，可以通过数字低通滤波器将抖动信号去除。1激光陀螺数据采集电路激光陀螺输出的数字滤波方法建立在数字信号处1．1二

4、频机抖激光陀螺输出信号的分析理的基础上，其流程，如图2所示，先对陀螺输出脉冲激光陀螺对惯性转动的敏感信息，包含于环形激进行可逆计数，然后对计数结果进行高速的采样和数光器内沿相反方向运行的行波模对的频差之中。通过字滤波，得到测量结果。光学的方法，可以获得两列频率差，相位差为'rr／2的正弦(或余弦)电信号口。这两列电信号包含了输入到激光陀螺中的全部转动信息。其中，频差包含了待测转速和偏频转速引起的频差以及零位漂移；相位差则包图2数字滤波流程示意图含了陀螺所感测到的总转动速度的方向。激光陀螺输2．1可逆计数模块出的两列电信号通过低噪声放大器放大，

5、并进行过零本模块的主要任务就是对相应的两路陀螺输出信比较，整形成为两路方波信号，送至数据采集电路进行号进行可逆计数，本模块包括两大部分，即定时计数器处理。和减法器。首先，定时计数器，由于本采集程序涉及到1．2陀螺信号采集的硬件设计不止一个时钟，包括采样频率的1kHz时钟，还有导I42捷联惯导系统的输出信号共有l2路，分别是6航解算要求的77Hz，本采集系统的外加时钟频率是路陀螺信号，6路加速度计信号。、Y、z三个陀螺和50MHz。在数字电路中，常常是通过对高频的时钟信加速度计各对应两路信号，且本系统的每个惯性器件号进行分频来获得低频的信号，用

6、做需要低频时钟的的两路信号已与25针的并口一一对应。激光陀螺和模块，但这种方法会引人新的时钟域，处理上需要采取加速度计输出的信号都是多时钟域处理方式，因而在设计复杂度提高的同时系数字脉冲量，但是他们输统的可靠性也将降低，为了避免上述问题，本文中采用出信号有毛刺，上下沿不了时钟使能以减小设计的复杂度。够陡峭，所以采用施密特在可逆计数模块中，时钟频率设定为lkHz，先设触发器对其进行整形处计一个时钟使能环节，产生一个1kHz频率的信号，然理。图1即为通过示波器后具体应用此频率时钟时，只使用其高电平作为50收稿日期：2012一l1—3O作者简介：刘

7、涛(1983一)，男，山东青岛人，工程师，本科，主要从事产品研发工作。·108·第2期(总第132J~)刘涛，等：捷联惯导系统数据采集卡的设计2013年4月MHz全局时钟的使因为这个Cyclone系列中是没有M5l2和MRAM存储能信号，这样就既达单元的，所以我在DataStorage和CoefficientStorage两到了分频效果，又避项中选择Auto项使得所用的FPGA的资源最为合理。免了多时钟域的产图3使能电路的仿真QuartusⅡ的时序仿真图，如图4所示，可以清楚地看生。时序仿真图，如图3。到，在ast_source_val出现高

8、电平之后，ast_sink_ready2．2数字滤波方法在FPGA中的设计才出现滤波后的数据，可以看出时序是正确的。在FPGA中调用IP核来构造FIR数字低通滤波3