基于fpga的通用异步收发机的设计(赵权、刘翠玲)new

基于fpga的通用异步收发机的设计(赵权、刘翠玲)new

ID:34071793

大小:299.50 KB

页数:5页

时间:2019-03-03

基于fpga的通用异步收发机的设计(赵权、刘翠玲)new_第1页
基于fpga的通用异步收发机的设计(赵权、刘翠玲)new_第2页
基于fpga的通用异步收发机的设计(赵权、刘翠玲)new_第3页
基于fpga的通用异步收发机的设计(赵权、刘翠玲)new_第4页
基于fpga的通用异步收发机的设计(赵权、刘翠玲)new_第5页
资源描述:

《基于fpga的通用异步收发机的设计(赵权、刘翠玲)new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、万方数据第26卷第1期北京工商大学学报(自然科学版)V01.26No.12008年1月JournalofBeijingTechnologyandBusinessUniversity(NaturalScienceEdition)Jan.200853文章编号:1671—1513(2008)01—0053—04基于FPGA的通用异步收发机的设计赵权,刘翠玲(北京工商大学信息.r-希2学院,北京100037)摘要:阐述了通用异步收发机(UART)异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分

2、硬件模块,同时还介绍了用硬件描述语言Verilog来开发UART通信接口电路模块的方法.研究基于Verilog语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到现场可编程门阵列(FPGA)_L,使其整体设计紧凑、小巧,实现的UART功能稳定、可靠;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,这种方法必将在电子设计自动化(EDA)技术申发挥重要作用.关键词:VerilogHDL;通用异步收发机;现场可编程门阵列;状态机中

3、图分类号:TN919.6文献标识码:A通用异步收发机(universalasynchronousreeeiv—er/transmitter,UART)是广泛使用的串行数据通信电路模块,因为其要求的传输线少,可靠性高,传输距离远.它提供了RS232C数据终端设备接口,使得系统间互联常采用RS232接口方式.一般说来,该接口由硬件(uART专用芯片)实现.UART功能包括微处理器接口、用于数据传输的缓冲器(Buffer)、帧产生、奇偶校验、并串转换等.广泛应用于军事、工业、医药、通信、自动控制、仪器、话音图像处

4、理等众多领域.首先介绍异步串行通信原理,然后着重介绍用硬件描述语言Verilog来开发符合Rs232标准的UART通信接口电路的现场可编程门阵列(fieldprogrammablegatearray,FPGA)设计.1UART的通信原理UART即通用异步收发器,是一种串行通信方式.数据在传输过程中是通过一位一位地进行传输来实现通信的.串行通信具有传输线少、成本低等优点,缺点是速度慢.串行通信分为两种类型:同步通信方式和异步通信方式.方案采用的是异步通信方式,其特点是:通信的发送方和接收方各自具有独立的时钟,

5、传输的速率由双方约定.国际上规定的一个串行通信波特率标准系列是:110、300、600、1200、1800、2400、4800、9600、19200.方案采用的波特率是9600Hz【1].异步传输是一个字符接一个字符传输,在没有传送代码时,通讯线会一直处于逻辑1状态;而传送时,数据两头必须加上起始位和停止位.停止位的起始时间可选为1位、1.5位或2位.一个字符的信息由起始位、数据位、奇偶校验位和停止位组成.每一个字符的传送靠起始位来同步,字符的前面是一位起始位,用时钟下降沿通知接收方传输开始,紧跟着起始位之

6、后的是数据位,传输时低位在前、高位在后,字符本身由5~8位数据位组成.数据位后面是奇偶校验位,最后是停止位.停止位是高电平标志一个字符的结束,并为下一个字符的开始传送做准备.停止位后面是不定长度的空闲位.停止位和空闲位都规定高电平,这样可以保证起始位开始处有收稿日期:2007—09—27作者简介:赵权(1982一)。男。河南信阳人,硕士研究生,研究方向为仪器仪表及其自动化;刘翠玲(1965一),女,黑龙江大庆人.教授。博士,主要从事模式识别与智能控制系统研究万方数据北京工商大学学报(自然科学版)2008年1

7、月一个下降沿.如图1,方案中采用1位起始位,8位数据位,不设奇偶校验位,2位停止位,波特率可调的数据传输方式[2J.一l,LjET’I'5日起始位位停止位I8位数据停止位空闲位1叭Il10/1o/l0/10/ll10I}I.氐位高位下降沿指玎≮一位宽取决于波特率字符的开始图1异步串行通信的字符格式采用/kitera公司的QuartusII为设计平台,设计采用的(hardwaredescriptionlanguage,HDL)语言为Verilog,作为本系统逻辑描述程序的唯一表达语言,采用自顶向下的设计原则,

8、对异步接收发送器(uART)进行设计.同时选用Altera公司的ACEX1K系列器件EPlKl00QC208—3来实现最终的UART电路.2UART的VerilogHDL实现2.1接收模块在异步串行通信中,需要采取有效的措施来避免错误的出现:找准帧头起始位;选择比较可靠的采集点,确保数据判断正确;采取有效的方法判断帧格式,纠正帧错误.接收端不断检测线路的状态,若连续为1后又检测到一个0。就知道发来一个新字符,应马

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。