FPGA通用异步收发器课程计划

FPGA通用异步收发器课程计划

ID:39702716

大小:424.55 KB

页数:24页

时间:2019-07-09

FPGA通用异步收发器课程计划_第1页
FPGA通用异步收发器课程计划_第2页
FPGA通用异步收发器课程计划_第3页
FPGA通用异步收发器课程计划_第4页
FPGA通用异步收发器课程计划_第5页
资源描述:

《FPGA通用异步收发器课程计划》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、武汉理工大学《FPGA原理及应用》课程设计报告课程设计任务书学生姓名:瞿子敬专业班级:通信1104指导教师:陈适工作单位:信息工程学院题目:FPGA通用异步收发器设计课程设计目的:1.熟练使用VHDL语言进行电路设计;2.能够运用相关软件进行模拟分析;3.掌握基本的文献检索和文献阅读的方法;4.提高正确的撰写论文的基本能力。课程设计内容和要求1.内容:FPGA通用异步收发器设计2.要求:使用VHDL语言完成电路设计,并在此基础上进行仿真,得到正确结果。初始条件QuartusⅡ仿真平台时间安排1.方案设计,1天;2.软件设计,2天;3.系统调试,1天;4.答辩,1天。指导教师签名

2、:年月日系主任(或责任教师)签名:年月日20武汉理工大学《FPGA原理及应用》课程设计报告目录摘要IAbstractII1.UART简介11.1UART基本特点11.2FPGAURAT系统组成22.模块设计32.1顶层模块32.1波特率发生器32.3UART接收器42.3.1接收器简介42.3.2UART接收器的接收状态机52.4URAT发送器62.4.1发送器简介62.4.2发送状态机63.程序设计与仿真83.1顶层程序83.2波特率发生器程序103.3UART发送器程序113.4UART接收器程序144.心得体会185.参考文献1920武汉理工大学《FPGA原理及应用》课程

3、设计报告摘要UART(UniversalAsynchronousReceiverTransmitter通用异步收发器)是一种应用广泛的短距离串行传输接口。常常用于短距离、低速、低成本的通讯中。8250、8251、NS16450等芯片都是常见的UART器件。基本的UART通信只需要两条信号线(RXD、TXD)就可以完成数据的相互通信,接收与发送是全双工形式。TXD是UART发送端,为输出;RXD是UART接收端,为输入。关键词:UART,FPGA,VHDL,电路通信20武汉理工大学《FPGA原理及应用》课程设计报告AbstractUART(UniversalAsynchronou

4、sReceiverTransmitter)isakindofwidelyusedshortserialtransmissioninterface.Oftenusedinshortdistance,lowspeed,lowcostofcommunications.8250,8251,NS16450,etcarecommonUARTchipdevices.BasicUARTcommunicationonlyneedtwosignallines(RXD,TXD)cancompletedatacommunication,sendingandreceivingisfullduplexfo

5、rm.TXDisUARTtransmitterforoutput;RXDisUARTreceiverforinput.Keywords:UART,FPGA,VHDL,CircuitCommunication20武汉理工大学《FPGA原理及应用》课程设计报告1.UART简介1.1UART基本特点(1)在信号线上共有两种状态,可分别用逻辑1(高电平)和逻辑0(低电平)来区分。在发送器空闲时,数据线应该保持在逻辑高电平状态。(2)起始位(StartBit):发送器是通过发送起始位而开始一个字符传送,起始位使数据线处于逻辑0状态,提示接受器数据传输即将开始。(3)数据位(DataBit

6、s):起始位之后就是传送数据位。数据位一般为8位一个字节的数据(也有6位、7位的情况),低位(LSB)在前,高位(MSB)在后。(4)校验位(parityBit):可以认为是一个特殊的数据位。校验位一般用来判断接收的数据位有无错误,一般是奇偶校验。在使用中,该位常常取消。(5)停止位:停止位在最后,用以标志一个字符传送的结束,它对应于逻辑1状态。(6)位时间:即每个位的时间宽度。起始位、数据位、校验位的位宽度是一致的,停止位有0.5位、1位、1.5位格式,一般为1位。(7)帧:从起始位开始到停止位结束的时间间隔称之为一帧。(8)波特率:UART的传送速率,用于说明数据传送的快慢

7、。在串行通信中,数据是按位进行传送的,因此传送速率用每秒钟传送数据位的数目来表示,称之为波特率。如波特率9600=9600bps(位/秒)。UART的数据帧格式为:20武汉理工大学《FPGA原理及应用》课程设计报告1.2FPGAURAT系统组成FPGAUART由三个子模块组成:(1)波特率发生器;(2)接收模块;(3)发送模块;模块分布如图所示:图1.1UART模块20武汉理工大学《FPGA原理及应用》课程设计报告1.模块设计模块设计分为顶层模块、波特率发生器、UART接收器、UART发送器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。