基于fpga的通用异步收发器的设计

基于fpga的通用异步收发器的设计

ID:32965892

大小:4.94 MB

页数:74页

时间:2019-02-18

基于fpga的通用异步收发器的设计_第1页
基于fpga的通用异步收发器的设计_第2页
基于fpga的通用异步收发器的设计_第3页
基于fpga的通用异步收发器的设计_第4页
基于fpga的通用异步收发器的设计_第5页
资源描述:

《基于fpga的通用异步收发器的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、大连海事大学硕士学位论文基于FPGA的通用异步收发器的设计姓名:韩明申请学位级别:硕士专业:信息与通信工程指导教师:黄耀倞20090601摘要摘要通用异步收发器(UniversalAsynchronousReceiverTransmitter,UART)是一种能同时支持短距离和长距离数据传输的串行通信接口,被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NSl6550等都是常用的UART芯片,但是这些专用的串行接口芯片的缺点是数据传输速率比较慢,难以满足高速率数据传输的场合,而更重要的就是它们都具有不可移植性,因此要利用这些芯片来实现PC机和FP

2、GA芯片之间的通信,势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。本课题就是针对UART的特点以及FPGA设计具有可移植性的优势,提出了一种基于FPGA芯片的嵌入式UART设计方法,其中主要包括状态机的描述形式以及自顶向下的设计方法,利用硬件描述语言来编制UART的各个子功能模块以及顶层模块,之后将其集成到FPGA芯片的内部,这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。本课题所设计的UART支持标准的RS.232C传输协议,主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独

3、立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式,还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力,模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用口模块复用技术设计数据缓冲区FIFO,采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境,也能适合低速的数据传输场合,因此可以达到资源利用的最大化。在具体的设计过程中,利用SynplifyPro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表

4、明,本课题中所设计的UART满足预期设计目标。关键词:通用异步收发器:自顶向下;FPGA;硬件描述语言AbstractThedesignofUniversalAsynchronousReceiverTransmitterBasedonFPGAUniversalAsynchronousReceiverTransmitter(UART)lSaserialcommunicationinterfacewhichcailsupportshortdistanceandlongdistancedatatransmissionsimultaneously,itiswidelya

5、ppliedtodataexchangebetweenamicrocomputerandperipherals.Suchas8251、NS8250andNS16550arecommonlyusedUARTchips,butthedisadvantageofthesespecializedserialinterfacechipsistransmittingdatarelativelyslow.Therefore,theyCan’tbeusedinhigh—speeddatatransmission.Themoreimportantisthattheyarenon-

6、portable,whichcertainlywillincreasethecomplexityofinterraciallink,anddecreasestabilityandvalidityofthewholesystemwhenthesechipsareusedtoprocessthecommunicationbetweenPCmachineandFPGAchips.AccordingtothecharacteristicsoftheUARTandtheportabilityadvantageofFPGAdesigns,thispaperputsforwa

7、rdanembeddedUARTdesignmethodbasedonFPGAchips.ThedesignmethodincludesdescriptionformofFSManddesignapproachofTop-Down.It’SgoodtotakeadvantageofVHDLtoprogramtheslavemoduleandtopmoduleofUART,andthenintegratethemintotheinteriorofFPGAchip.Inthiscaseitimprovesnotonlythedisadvantageofthetrad

8、itionalUARTc

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。