eda复习资料整理版

eda复习资料整理版

ID:34010872

大小:54.88 KB

页数:4页

时间:2019-03-03

eda复习资料整理版_第1页
eda复习资料整理版_第2页
eda复习资料整理版_第3页
eda复习资料整理版_第4页
资源描述:

《eda复习资料整理版》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、答案由个人整理,难免有错,仅供参考!!!一、单项选择题:上课讲到的其它知识点,如变量与信号的含义;进程的含义;eda开放流程等;有两三道可能有一定难度。二、名词解析:ASIC:专用集成电路、FPGA:现场可编程门阵列、IP:知识产权核或知识产权模块、JTAG:联合测试行动组、I1DL:硬件描述语言、SOPC:可编程片上系统、PCB:(ProcessControlBlock)进程控制块、RTL:寄存器传输级、LPM:可设置模块库、CPLD:复杂可编程逻辑器件、FSM:有限状态机三、简答题:课本第一、二章后的简答

2、题;另耍明白自顶向下设计方法的优缺点。简答题:第一章的:1-2.1-4.1-5以及“要明白自顶向下设计方法的优缺点”有可能会考,已经去除了两道题目。第二章的:2-2>2-4(已经去除三道题目)PS:以上信息是在EDA课程答疑时,老师透露出来的,没有在的题FI肯定不会考。答案自己在书上找,byxw.四、VHDL程序改错题:主要偏重语法。五、编程器:组合逻辑电路:38译码和83编码38译码:libraryieee;useieee.std_logic_l164.all;entityDECODERisPORT(A,B

3、,C:INSTD_LOGIC;Y:OUTSTD_LOGIC_VECTOR(7DOWNTO0));endDECODER;architectureAofDECODERisSIGNALINDATA:STD_LOGIC_VECTOR(2DOWNTO0);BEGININDATA<=C&B&A;PROCESS(INDATA)BEGINCASEINDATAISWHEN”000”二〉YVOOOOOOOl”;WHEN,,oor,=>Y<=,,ooooooion;WHEN,,010M=>Y<="00000100H;WHEN”01

4、l”=>Y<=“00001000”;WHEN”100”=>Yv=”00010000”;WHEN,,10r,=>Y<=,,00100000n;WHEN,,110n=>Y<=H01000000n;WHEN"lir,=>Y<=n10000000";WHENOTHERS=>Yv=”00000000”;ENDCASE;ENDPROCESS;endA;83编码libraryieee;useieee.std_logic_1164.all;entityencodeisport(d:instd_logic_vector(7do

5、wnto0);ein:instd_logic;aOn,a1n,a2n,gsn,eon:outstd_logic);endencode;architecturebehavofencodeissignalq:std_logic_vector(2downto0);begina0n<=q(0);a1n<=q(1);a2n<=q(2);process(d)beginifein-1'thenq<="111M;gsn<='l';eon<='1';elsifd(7)=,0'thenq<=H000,,;gsn<=,0,;eon

6、<=,r;elsifd(6)=,0'thenqv二”00r,;gsn<=,0,;eon<=,1*;elsifd(5)='O'thenq<=H010n;gsn<=,0,;eon<=,1*;elsifd(4)=,0,thenq<=H011n;gsn<=*0';eon<='1*;elsifd(3)='O*thenq<="100";gsn<='0';eon<-1elsifd(2)=,0,thenq<=M10r,;gsn<=,0,;eon<=,r;elsifd(l)=,0'thenq<=,,110,,;gsn<=,0,

7、;eon<=,r;elsifd(0)=,0,thenq<=H111,F;gsn<=,0,;eon<='1*;elsifd=ull111111"thenqv=”lll”;gsnv=T;eonv=’0‘;endif;endprocess;endbehav;时序逻辑电路:同步计数器与异步计数器(要明白两种计数器的差异)同步计数器:LIBRARYIEEE;-带时钟使能的同步4位二进制减法计数器;useIEEE.STD_LOGIC_1164.ALL;useieee.std_logic_unsigned.all;ENTI

8、TYcountISPORT(clk,clr,en:INSTD_LOGIC;qa,qb,qc,qd:OUTSTD_LOGIC);ENDcount;ARCHITECTUREbehavOFcountISSIGNALcount_4:STD_LOGIC_vector(3DOWNTO0);BEGINQa<=count_4(0);Qb<=count_4(l);Qc<=count_4(2);Qd<=count_4(

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。