欢迎来到天天文库
浏览记录
ID:39852862
大小:277.66 KB
页数:15页
时间:2019-07-13
《EDA技术复习资料(完全版)》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、EDA技术复习资料一、填空1、EDA设计流程包括设计准备、设计输入、设计处理、和器件编程序四个步骤。2、EDA的设计验证包括功能仿真、时序仿真和器件测试三个过程。3、EDA的设计输入主要包括文本输入方式、图形输入方式、和波形输入方式。4、文本输入是指采用硬件描述语言进行电路设计的方式。5、功能仿真实在设计输入完成以后,选择具体器件进行编译之前进行的逻辑功能验证,因此又称为前仿真。6、时序仿真实在选择了具体器件并完成布局、布线之后进行的时序关系仿真,因此又被称为后仿真或延时仿真。7、当前最流行的并成为IEE
2、E标准的硬件描述语言包括VHDL、和VERILOGHDL。8、EDA工具大致分为设计输入编辑器、仿真器、HDL综合器、适配器(或布局布线器)、以及下载器等五个模块。9、IEEE于1987年将VHDL采纳为IEEE#1076标准。10、用VHDL语言书写的源文件。即是程序又是文档,即是工程技术人员之间交换信息的文件,又可作为合同签约者之间的文件。11、用VHDL设计的电路,既可以被高层次的系统调用,成为系统的一部分,也可以作为一个电路的功能快独立存在和独立运行。12、VDHL设计实体的基本结构由库、程序包、
3、实体、结构体和配臵等部分构成。13、实体和结构体是设计实体的基本组成部分,它们可以构成最基本的VHDL程序。14、根据VHDL语法规则,在程序中使用的文字、数据对象、数据类型都需要预先定义。15、VHDL的实体由实体声明部分和结构体组成。16、VHDL的实体声明部分制订了设计单元的输入输出端口或引脚,它是设计实体对外的一个通信界面,是外界可以看到的部分。17、VDHL的结构体用来描述设计实体的逻辑结构和逻辑功能,它由VHDL语句构成,是外界看不到的部分。18、在VHDL的端口声明语句中,端口方向包括IN、
4、OUT、INOUT和BUFFER。19、VHDL的数据型文字包括整数文字、实数文字、以数制基数表示的文字和物理量文字。20、VHDL的字符是以单引号括起来的数字、字母和符号。21、VHDL的标识符必须以字母开头,后跟若干字母、数字或单个下划线构成,但最后不能为下划线。22、VHDL的数据对象包括变量、常数和信号,它们是用来存放各种类型数据的容器。23、VHDL的变量(VARIABLE)是一个局部量,只能在进程、函数和过程中声明和使用。24、VHDL的信号(SIGNAL)是一种数值容器,不仅可以容纳当前值,
5、也可以保持历史值。25、常数(CONSTANT)是程序中一个恒定不变的值,一般在程序前部声明。26、VHDL的数据类型包括标量型、复合型、存取类型和文件类型。27、VHDL的标量型(SCALARTYPE)是单元素的最基本数据类型,包括实数类型、整数类型、枚举类型和时间类型。28、VHDL的操作符包括逻辑操作符、关系操作符、算术操作符和符号操作符四类。29、在VHDL中,标准逻辑位数据有九种逻辑值。30、在VHDL中,预定义的属性表示符可用于检出时钟边沿、完成定时检查、获得未约束的数据类型的范围等。31、V
6、HDL的基本描述语句包括顺序语句和并行语句。32、VHDL的顺序语句只能出现在进程、过程和函数中,是按程序书写的顺序自上而下、一条一条地执行。33、VHDL的并行语句在结构体中的执行是并行运行的,其执行方式与语句书写的顺序无关。34、在VHDL的各种并行语句之间,可以用信号来交换信息。35、VDHL的PROCESS(进程)语句是由顺序语句组成的,但其本身却是并行语句。36、VHDL的并行信号赋值语句的赋值目标必须都是信号。37、VHDL的子程序有过程(PROCEDURE)和函数(FUNCTION)两种类型
7、。38、VHDL的过程分为过程首和过程体两部分,调用前需要奖它们装入程序包(PACKAGE)中。39、VHDL的函数分为函数首和函数体两部分,调用前需要将它们装入程序包(PACKAGE)中。40、元件例化是将预先设计好的设计实体作为一个元件,连接到当前设计实体中一个制定的端口。42、在PC上或工作站利用VHDL进行项目设计,不允许在根目录下进行,必须在根目录下设计建立一个工程目录(即文件夹)。43、程序包是用VHDL语言编写的,其源程序也需要以.VHD文件类型保存。44、VDHL的源文件是用EDA工具的文
8、本编辑方式输入的,因此称为文本输入设计法。45、QUARTUSII支持多种编辑输入法,包括图形编辑输入法、文本编辑输入法、符号编辑输入法和波形编辑输入法。46、用QUARTUSII图形编辑方式生成的图形文件的扩展名为.GDF和.BDF。47、MODELSIM是一种快速而方便的HDL编译型仿真工具,支持VHDL和VERILOGHDL的编辑、编译和仿真。48、MODELSIM仿真包括装载设计文件、设臵激励信号和仿真等操作过程。49
此文档下载收益归作者所有