基于fpga的sm3算法优化设计与实现new

《基于fpga的sm3算法优化设计与实现new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、网络出版时间：2011-08-1209:402011-8-129:40网络出版地址：http://www.cnki.net/kcms/detail/31.1289.TP.20110812.0940.001.htmlhttp://www.cnki.net/kcms/detail/31.1289.tp.20110812.0940.001.html第37卷第19期计算机工程2011年10月Vol.37No.19ComputerEngineeringOctober2011文章编号：1000—3428(2011)19—00—0文献标识码：A中

2、图分类号：TP309.1基于FPGA的SM3算法优化设计与实现12王晓燕，杨先文(1.河南中医学院学生工作部(处)，河南郑州450008；2.解放军信息工程大学电子技术学院，河南郑州450004)摘要：针对国家密码管理局发布的SM3密码杂凑算法，文章对其基本流程进行了概括。基于FPGA实现平台，提出了SM3算法IP核设计的整体架构，并讨论了其关键逻辑的优化设计。选用Altera公司Cyclone系列器件作为目标器件，与已有研究成果进行了实现比较。结果显示SM3算法的IP核实现性能优越，可为密码SoC产品的开发提供算法引擎支持。关键词

3、：密码杂凑算法；片上系统(SoC)；关键路径；优化设计；IP核；现场可编程门阵列(FPGA)OptimizationDesignandImplementationofSM3AlgorithmBasedonFPGA12WANGXiao-yan,YANGXian-wen(1.HenanUniversityofTraditionalChineseMedicine,Zhengzhou450008,China;2.InstituteofElectronicTechnology,PLAInformationEngineeringUniversi

4、ty,Zhengzhou450004,China;)【Abstract】AimingatSM3cryptographichashalgorithmreleasedbyStateCryptographyAdministration,thegeneralworkingflowofthealgorithmissummarizedinthispaper.BasedonFPGAplatform,theIParchitectureoftheSM3isproposed,andtheoptimizationdesignofitsrelevantcr

5、ucialpathisdiscussed.ChoosingthreeCycloneFPGAsofAlteracorporationasthetargetdevices,thefastimplementationoftheSM3isachievedandiscomparedwithsomeotherexistingresearchfruits.ComparisonresultsindicatethattheIPimplementationoftheSM3hasasuperiorperformance,anditcanprovideth

6、ealgorithmengineforthedevelopmentofcryptographySoCproductsinpractice.【Keywords】Cryptographichashalgorithm;SystemonChip(SoC);Crucialpath;Optimizationdesign;IPcore;FieldProgrammableGateArray(FPGA)DOI:10.3969/j.issn.1000-3428.2011.19.000[3]1概述其具体处理过程可概括为以下四个步骤：杂凑算法又称为Hash

7、函数、散列函数，它是能够将任意步骤1：消息填充。假设报文消息m的长度为l比特，有限长的输入消息映射为固定长度的输出值并且计算容易的首先将比特“1”添加到消息的末尾，再添加k个“0”，其中一类函数[1]。杂凑函数是现代密码学中一类重要的基础算法，k是满足l+1+k=448mod512的最小的非负整数；然后再在构建信息安全系统的过程中，提供了数据完整性认证和对添加一个64位比特串，该比特串是长度l的二进制表示。填消息源进行认证的支撑功能。充后的报文消息m'的比特长度为512的倍数。杂凑函数一般采用分组迭代的设计方法，如国际上已有步骤2：

8、初始化缓冲区。SM3函数的中间结果和最终结的典型杂凑算法均采用MD类型分组迭代结构，其中以果保存于256比特的缓冲区中，缓冲区用8个32位的寄存器SHA-1算法和SHA-256/384/512算法为代表。该类算法具有A、B、C、D、E