基于fpga设计的dds优化算法new

《基于fpga设计的dds优化算法new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2009年第3期通信对抗No.32009·总第·107期COMMUNICATIONCOUNTERMEASURES通信对抗2009年第Sum.1073期基于FPGA设计的DDS优化算法张峻涛，张向杰，杨东（中国电子科技集团公司第三十六研究所，浙江嘉兴314033）摘要:在FPGA中集成多个DDS的方法在电子对抗中有较好的应用前景。在对极性和三角函数变换进行分析的基础上，提出了一种利于FPGA实现的DDS优化算法，可以在保证较高杂散抑制指标的同时大幅度减少波形存储表容量，同时给出了基于MATLAB和FPGA实现的算法仿真结果。关键词：DDS；杂散抑制；FP

2、GAANewDDSAlgorithmBasedonFPGAZHANGJun-tao，ZHANGXiang-jie，YANGDong(No.36ResearchInstituteofCETC,Jiaxing,Zhejiang314033,China)Abstract:ThemethodofconcentratingmanyDDSinthesameFPGAwillbewidelyappliedinthefieldofElectronicCountermeasure.Inthispaper,anewalgorithmwhichcouldoptimizespu

3、rreductionwasputforwardonthebasicofpolarityandTrigonometricFunctions,anditalsocouldreducespuriousandthecapaci-tyofROM.ThesimulationresultbythesoftwareofMATLABandFPGAwasintroduced.Keywords:DDS;spurreduction;FPGA1引言同时可以省去专用DDS芯片及其周边电路。对于DDS杂散，众所周知，其引入原因大致包通信、雷达和电子对抗系统的不断发展，对频率括三部分

4、，即相位截断、幅度量化和DAC的非线性。源的频谱纯度、输出频率范围和频率转化时间提出其中幅度量化和DAC的非线性主要取决于DAC器了越来越高的要求。直接数字频率合成技术(Direct件，即由硬件性能所决定，相位截断所引入的杂散大DigitalSynthesis，DDS)相对于传统模拟频率合成技术小主要取决于波形表深度，即可由软件决定。目前像具有频率转换时间短、频率分辨率高、便于集成、ALTERA和XILINX的设计软件中都包含NCO软核，可靠性高、方便调制等优势。作为新一代的频率合但需购买软核的license文件方可使用，不过在很多[1]成技术，DDS

5、在频率合成中的地位越来越重要。目场合下他们提供的NCO软核有着较大的缺陷，不能前，市场上有各式各样的专用DDS芯片，如AD公司的满足我们对设计资源和杂散效果的综合考虑。所以想AD9854、AD9910，Qulacomm公司的Q2334等[2]，用专用要降低杂散，就应当在相位截断上提出更好的算法。芯片来实现DDS已经十分普遍，但用FPGA来实现在对极性和三角函数变换进行分析的基础上，本文DDS已经是一种越来越明显的趋势。在FPGA内部可以提出了一种DDS优化算法，采用该方法可以在保证较集成多个DDS，而且很容易实现多个DDS的同步设计，高杂散指标的同时大

6、幅度减少波形存储表容量，并给出收稿日期：2009-07-01总第107期张峻涛，等：基于FPGA设计的DDS优化算法·39·了基于MATLAB和FPGA实现的仿真结果。将（4）式中的θ2分解成θ3+θ4，其中θ3，θ4的定义如下：N-12πi2优化相位截断误差的算法推导θ3=NΣ2pi2i=3N-14（5）典型的DDS组成如图1所示，主要包括相位累加3N-24器、正弦查找表、数模转换器、低通滤波器4个部分[3]。=2πiθ4NΣ2pi2N这里相位累加器、正弦查找表都在FPGA内部实现。i=2得：cos(θ2)=cos(θ3+θ4)=cos(θ3)cos

7、(θ4)-sin(θ3)sin(θ4)sin(θ2)=sin(θ3+θ4)=sin(θ3)cos(θ4)+cos(θ3)sin(θ4)其中θ3是相位累加器的最高N/4位，θ3∈(0，2π)，可图1DDS基本原理π以利用三角函数对称性，用Σ0，Σ来代替整个周期。2在FPGA内部实现的DDS为了具有较高的频率分各组成部分的占用资源情况如表1所示。辨率，常用32位的相位累加器。由于FPGA存储器的容量限制，完全存储波形需要232，即4G的深度，这在工程表1各组成部分的占用资源情况中是很难实现的，因此常用的方法是将相位序列的低组成部分占用资源（深度）N32-N

8、位舍去，只用高N位来寻址ROM，这样就形成相-1sin(θ3)24N-1位截断误差。国内外有许