基于边界元法的矩形冗余填充耦合电容提取方法

《基于边界元法的矩形冗余填充耦合电容提取方法》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、3．3．3直接边界元法⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯243．4导体表面分块⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯263．5本章小结⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯28基于边界元法的矩形冗余填充耦合电容提取方法第四章用边界元法计算耦合电容⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯294．1计算思想⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯294．2基于边界元法的矩形冗余填充耦合电容提取方法⋯⋯⋯⋯⋯⋯⋯⋯⋯304．2．1步骤描述⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯

2、⋯⋯。314．2．2奇异点的问题．：．⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．364．2．3GMRES(m)算法⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．374．2．4电容公式⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．384．3算例分析⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯394．4耦合电容影响因素分析⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯k⋯⋯⋯⋯⋯⋯⋯414．5特殊填充形状的计算方法⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯444．6本章小结⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯一46第

3、五章总结与展望⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯47致{射⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．49参考文献⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。51研究成果⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．55第一章绪论1．1研究的背景和意义集成电路的集成密度和性能在过去的30年间经过了一场翻天覆地的革命。在20世纪60年代，后来成为hnel奠基人的摩尔(GordonMoore)预见：能够在一个单片上集成的晶体管数目将随着时间按指

4、数规律增长。这一预见后来称为摩尔定律(MooreLaw)，它已被证明具有超凡的想象力【l】。现如今集成电路的复杂程度大约18个月翻一倍，图1为CPU处理器晶体管数目随着时间的增长示意图，增长趋势与摩尔定律非常吻合。2011年初Intel公司发布了新一代处理器微架构SNB(SandyBridge)，这一架构采用了最新的32nm的制造工艺，晶体管数目达到几十亿个。年图1．1摩尔定律发展趋势示意图随着集成电路产业的快速发展，半导体产品正向着低成本、高性能、高成品率的方向发展。晶体管的数目不断增多，工艺尺寸不断的缩小，晶圆尺

5、寸的不断扩大，使芯片在功能、频率和稳定性上都有了极大的提高，而功耗和制造成本却得到缩减。但是，对于可制造性设计(DFM：DesignforManufacturing)来说，工艺尺寸的缩小给集成电路的制造增加了很多困难。由于特征尺寸过小，必须采用具有高分辨率的光刻曝光系统，但是这样的系统会出现焦深变浅的问题。这就要求材料表面的平坦度必须在许可的焦深范围之内。同时为了降低RC延迟的问题，集成电路结构一般都采用布线多层化和立体化结构。纳米级特征尺寸和多层立体结构对材料表面平坦度提出了更高的要求。如果平坦化不佳，随着层数的增

6、加，表面不平坦性累积效果会越来越显著，到上面2基于边界元法的矩形冗余填充耦合电容提取方法几层的光刻曝光时就无法满足浅焦深的要求。只有增加晶片的平坦度，实现局部或者全局的平坦化之后，才能解决这些问题。平坦化技术已成为与光刻和刻蚀同等重要且相互依赖的不可缺少的关键技术之一。而化学机械抛光(CMP：ChemicalMechanicalPolishing)I艺技术更是目前最有效、最成熟的平坦化技术。集成电路进入65nm节点之后，CMP工艺的重要性更加突出，65nm节点的多层金属互连为ll层，45nm节点的多层金属互连为12层

7、，金属互连层间介质的增加，对CMP工艺技术的依赖性也越来越大。采用这种工艺的结果是，在金属密度不均匀的地方晶圆高度可能会有变化，这种起伏是版图的图形密度变化所导致的。在化学机械抛光工艺中，由于上层介质层的厚度对下层金属密度的依赖性，业界一般通过增加冗余填充(DummyFillInsertion)来保证金属密度的均一化分布【2．3】，以改善其平坦化效果。冗余金属填充通过在空白区域插入预先定义的虚拟图形，用以补偿CMP之后的芯片表面形貌起伏，可以大大改善化学机械抛光对于金属和介质表面平坦化的均匀性要求。但是这些填充物的存

8、在对电路的电容会产生一定的影响。冗余金属填充除了要考虑满足CMP要求外，还需要关注它对寄生电容的影响，电容的增加会导致时序的紊乱。因此，传统的CMP冗余金属填充方法虽然有助于改善晶圆平整度，但代价是电路时序可能会受到影响。如何能在保护设计时序的同时创建具有最佳平整度的设计成为急需解决的关键问题。在深亚微米芯片设计中，只有用实际的布图拓扑信息约束