[论文]关于数字逻辑门电路平均延迟时间的实验测量

《[论文]关于数字逻辑门电路平均延迟时间的实验测量》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、关于数字逻辑门电路平均传输延迟时间的实验测量胥学金(西南科技大学电工电子中心中国绵阳621010)摘要本文在数字电子技术基础普通实验技术条件下，给出了儿种门电路平均延迟吋间实验测量方法，以便于大家实验时选用。关键词逻辑门电路平均传输延迟时间实验测量方法1.引言在数字技术中，关于逻辑门电路参数的测试，对掌握电气特性和应用非常重要。特别是门电路平均传输延迟时间的测量。现就门电路平均延迟时间(tpd)的定义和冇关实验测试方法总结如下，以供实验者在做实验时选用和参考。2・tpd的定义现以二输入与非门为例，说明门电路平均延迟时间tpd的定义。TTL与非门传输延迟时间©1,当与非门输入一个脉冲波

2、形时，其输出波形有一定的延迟，如图1所示。定义了以下两个延迟时间：导通延迟时间"hl——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。截止延迟时间/PLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。1图1TTI.与非门的传输时间由于导通延迟吋间与截止延迟吋间一般不等，所以为非门的传输延迟吋间如是/PHL和/PLII的平均值。即定义为：IpLH+‘PHLPdoooooo(1)-般TTL与非门传输延迟时间rpd的值约为儿纳秒〜十儿个纳秒。3.定义法⑴对豪的实验测量在实验测量时，选用CD4069（六反相器）.TTL74LS00（4-2输入与非门），或74HC0

3、8（4・2输入与门）等芯片，在含有上述芯片的面包板或实验板上，给芯片加载5伏直流电源，用EE1641B函数发仝器的TTL输出端，输岀4伏/200KHZ方波，作为门电路的输入信号，然后用VP-5220D型双踪示波器，双通道校准后，同时测试芯片上某个门电路的输入/输出端信号波形。实验原理电路如图2所示。u；1图2.1CD4069图2.274LS00图2.374HC08图2定义法测tpd实验原理图注意，示波器灵敏度打到1V/DIV,扫描吋间用uS/DIV并用X10扩展与之配合；示波器信号可选用DC耦合。测试过程中，让输入/输出信号波形的上、下幅度，分别关于X标尺对称，并重合,显示边缘清晰，

4、然后在X标尺上读岀前、后延迟时间，代入（1）式计算tpd,并填于表1.屮，比较异同。表1.芯片CD406974LS0074HC08备注手册tpd参数（ns）451010测试tpd参数（ns）1002022误差551012从表1中可看出：（1）实验测试tpd参数与手册tpd参数有误差，这里忽略示波器固有延迟时间,但测试数据与手册数据变化趋势一致，说明测试方法止确、结果町信。（2）测试结果表明，不同门电路芯片tpd不同，CMOS比TTL大。4.振荡法〔2】的实验测量用74LS00±3/4个门（或3个以上的奇数个门）接成3级环型振荡器，如图3所示。图3振荡法测tpd实验原理图上电后，用VP

5、-5220D型双踪示波器，单通道校准后，扫描时间用uS/DIV并用X10扩展，对地测试某个门输出端信号波形，该波形为白激振荡正弦波，靠扰动起振。读出正弦波周期T,然后用下式（2）计算tpd,为5.3ns量级（级联法为13ns）。计算公式：tpd=T/2n（2）其中，T为周期,n=3（环型振荡器上门的个数）。5级联法⑶的实验测量用CD4069±的5/6个门（也可以用6个，主要是增加延迟时间以利于测量）串联起來，接成如下级联实验电路，如图4示。Ui图4级联法测tpd实验原理图上电后，用EE1641B函数发生器的TTL输出端，输出200KHZ以上标准幅度方波,作为门电路的输入信号ui,用V

6、P-5220D型双踪示波器，如定义法一样，用双通道测最级联门电路的输入/输出端信号uo波形，读出前、后延迟时间，代入下式(3)计算tpd,并填入下表中。Tpd=1/2n*(tih+thi)(3),其中，n=5(级联门的个数)。表2.芯片CD4069n=5n=3备注级联法tpd参数(ns)3448振荡法tpd参数(ns)4250误差(ns)82然后，撤除门电路输入端上信号和示波器输入通道，把级联门电路的输出端与输入端首尾相联，构成5级环型振荡器，如图5所示。并振荡法测算tpd==T/2n,其屮n=5(串联门的个数)。填于表2.中，并与级联法tpd比较。从表2中可看出，即使相同芯片的门电

7、路，tpd不同测试方法间存在有一定的误差,但结果都在几个ns量级。图5坏型振荡器6.尖峰法⑶及其测试在逻辑电路，特别是在组合电路中，rti竞争引起的冒险要出现尖峰脉冲干扰现彖（俗称毛刺）。它的产生原因141有三：（1）信号在传输线路上的延迟吋间，或不能同时到达；⑵信号在芯片上通过冇关门电路的传输延迟；（3）信号的上沿升和下降沿时间不为零.等引起竞争，进而可能产生冒险现象。若不考滤（1）、（3）和输出级的延迟，而主要考滤有关组合门电路的延迟时间，或门电路的延