数字电路的设计教学ppt课件

《数字电路的设计教学ppt课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子信息学院四路彩灯的设计徐瑞亚5.3四路彩灯四路彩灯是数字电路设计中一个非常有趣的课题，题目设计要求如下：共有四个彩灯，分别实现三个过程，构成一个循环共12秒；第一个过程要求四个灯依次点亮，共4秒；第二个过程要求四个灯依次熄灭，共4秒，先亮者后灭；最后4秒要求四个灯同时亮一下灭一下，共闪4下。核心器件74LS194简介其实这个题目主要考察的是四位双向通用移位寄存器74LS194的灵活应用，四个灯可用四个发光二极管表示。74LS194的引脚图如图所示。图5-2474LS194的引脚A、B、C、D为并行输入端；QA、QB、QC、QD为并行输出端；

2、SR为右移串行输入端；SL为左移串行输入端；S0、S1为操作模式控制端；CLR为直接无条件清零端；CLK为时钟脉冲输入端。74LS194有5种不同操作模式：并行送数寄存；右移(方向由→)；左移(方向由→)；保持及清零。S0、S1和CLR端的控制作用.移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或并行数据转换为串行数据等。把移位寄存器的输出反馈到它的串行输入端，就可进行循环移位，如图3.10.2所示。把输出端和右移串行输入端相连接，设初始状态=1000，则在时钟脉冲作用下，

3、将依次变为0100→0010→0001→1000→……，可见，它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图3.10.2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。图5-2574LS194的时序图5.3.2题目分析与设计此题应把四路彩灯接在74LS194的Q0~Q3上，SR稳定接一高电平，SL稳定接地电位，而D0~D3接周期为1秒的方波信号。下面关键是时钟和方式控制S1S0的信号如何实现才能满足题目的要求。三个过程每个4秒，加起来正好12秒。如果选择CLK为周期1s的方波信号，好像就可

4、以了，但是前两个过程可以，最后一个过程却不能精确地实现。图5-26是正确的CLK信号与1Hz方波信号的比较。前面我们已经确定D0~D3接1Hz的方波信号，那么Q0~Q3在读D0~D3的信号时是在CLK上升沿到来的一瞬间，看图5-26的前半部分，如果二者一样，CLK的每个上升沿到来时读到的都是高电平，灯就会一直亮着，不会出现闪的效果。所以，当74LS194的工作方式为11时，一定要改变CLK的信号频率为D0~D3信号频率的2倍，才可以在D0~D3的一个周期内出现CLK的两个上升沿，Q0~Q3分别读到1和0各一次，如图5-26的后半部分。即正确的时

5、钟信号在整个12秒时间应该是前8秒为1Hz的频率，后4秒变为2Hz的频率，可以用555定时器产生2Hz的方波信号，再用D触发器分频产生1Hz的方波信号，如图5-27所示。二者分别与控制信号相与再通过或门即可得到CLK信号。下面再来分析S1S0的信号。四种工作方式中剔除第一种S1S0为00的情况，那么S1S0应按01、10、11的顺序循环，可设计一个同步计数器，时钟周期为4秒，共三个状态。S1及S0的波形应如图5-28所示。S1S0与非及相与的结果如图中后两个信号，正好用来分别锁定1Hz及2Hz信号，分别与它们相与后再进入或门，即产生了正确的时钟

6、信号，S1S0信号的产生可用集成计数器实现，但在这里，为加强同步时序逻辑电路的设计知识，我们使用D触发器来设计一个同步三进制计数器，时钟周期为4秒。设计步骤如下：(1)列状态真值表。设S1S0对应的触发器输出分别为Q1Q0，则状态真值表如表5-6所示。Q1nQ0nQ1n+1Q0n+100××011010111101表5-674状态真值表(2)求状态方程。根据列出的状态真值表，分别求出Q1和Q0的状态方程为(3)求驱动方程。由D触发器的特性方程可直接写出驱动方程为(4)电路实现。根据驱动方程，连接电路如图5-29所示。因为我们设计出的是一个同步时

7、序逻辑电路，注意图中两个D触发器的时钟连接在一起接周期为4秒的时钟信号。这部分电路也可以直接用集成计数器来完成，见后面。图5-29产生S1S0的三进制同步计数器5.3.3仿真根据以上分析，连接电路如图5-30所示，其中省去了555及二分频电路，直接用数字脉冲源进行仿真。另外，图中所有D触发器的异步输入端在实际电路连接时最好接高电平。产生时钟的电路用与非与非逻辑替代了与或逻辑，因为与非门的应用最普遍。平时我们在设计电路时，通过卡诺图化简得到的与或式，要想全部用与非门实现，可在草纸上直接画成与或逻辑，然后只需要在与门的输出端与此线的另一头即或门的输

8、入端各加一个小圆圈，两个逻辑非抵消，不影响逻辑关系，直到把或门的输入处理完毕为止。这样或门前面的与门都变成了与非门，或门变成了非或门，而根据摩根定理，