异质媒体双发射处理器的设计研究

异质媒体双发射处理器的设计研究

ID:33755221

大小:10.58 MB

页数:94页

时间:2019-02-28

异质媒体双发射处理器的设计研究_第1页
异质媒体双发射处理器的设计研究_第2页
异质媒体双发射处理器的设计研究_第3页
异质媒体双发射处理器的设计研究_第4页
异质媒体双发射处理器的设计研究_第5页
资源描述:

《异质媒体双发射处理器的设计研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、浙江大学信息科学与工程学院硕士学位论文异质媒体双发射处理器的设计研究姓名:江国范申请学位级别:硕士专业:通信与信息系统指导教师:刘鹏20080501浙江大学硕士学位论文摘要微处理器是嵌入式系统的核心。基于本文作者参与设计的32-bit嵌入式处理器RISC32E,分析标量处理器的性能和频率瓶颈,提出一种异质媒体双发射处理器POLLUX结构框架,探讨处理器流水线微结构、分支预测和媒体数据通路的设计。嵌入式微处理器的性能提高方法主要有两种:频率提升和体系结构改进。存储壁垒限制了短流水线处理器的频率提升,标量处理器的最大吞吐率不超过每周期一条指令。

2、本文以访存操作为导向划分POLLUX的流水线,通过独立的媒体流水线和整型流水线构建POLLUX的乱序执行的双发射结构框架。本文设计了高性能的数据旁路网络和新颖的粗粒度分布式控制机制解决流水线互锁问题:设计了低硬件开销的重排序缓冲器解决了乱序执行处理器的精确异常问题。实验结果表明,POLLUX在TSMCl3G标准单元工艺下,worstcase主频超过400MHz,typicalcase主频超过580MHz,Dhrystone测评分值为1.4DMIPS/IVIHz。对FFT、DCT、FIR、LMS等媒体核心算法性能评估的结果表明,异质媒体双发射

3、结构具有较强的媒体处理能力。随着处理器可利用的指令级并行性的增加,程序中条件分支和无条件分支指令的频繁出现使得控制相关迅速成为提高并行度的限制因素。为了尽量减小分支指令造成的性能损失,提高处理器的指令流吞吐率,POLLUX采用动态分支预测作为有效探索指令级并行的一种关键方法。通过评测在不同配置下多种分支预测器的预测精度、面积和功耗,本文采用Gshare、Bimodal预测器作为嵌入式处理器的优选方案,并且提出一种软件可配置的双模式分支预测器。实验结果表明,本文实现的分支预测电路以13,907门的硬件代价取得91%的分支预测精度。媒体数据通路

4、是POLLUX微结构的重要组成部分,本文以POLLUX的媒体指令扩展为基础,结合时延和功耗优化提出一种基于标准单元的结构层次的数据通路优化方法,应用于媒体数据通路中的分裂式乘加器。实验结果表明,利用该方法优化后的分裂式乘加器提高性能33.6%的同时降低了27.1%的功耗。关键字:超标量处理器;微结构设计;乱序执行;分支预测;数据通路浙江大学硕士学位论文AbstractMicroprocessoristhekernelofembeddedsystem.Basedonthe32‘bitembeddedprocessorRISC32Edesign

5、edbytheauthorofthisthesis,weanalysisthefrequencyandperformanceboUleneckofscalarprocessor,andprovideaheterogeneousmediadual-issuearchitecturefTamecalledPOLLUX.Theresearchworkintroducedinthisthesismainlyc,onccrnsthedesignofPOLLUXpipelinemicroarchitecture,branchpredictionstru

6、cture,andmultimediadatapath.Higherclockfrequencyandmoreadvancedarchitecturearethemethodstoincreasetheperformanceofembeddedmicroprocessor.Memorywallrestrictsthefrequencyofshortpipelines,andthemaximumthroughputforascalarprocessorisboundedbyoneinstructionpercycle.Theauthorpar

7、titionedthePOLLUXpipelineorientedbythememoryaccess,anddesignedaseparatemultimediapipelineandintegerpipelinetOimplementtheout-of-orderexecutiondual-issuearchitecture.Hi曲performancedambypassingnetworkandnovelcoarsegranuledistributedpipelinecontrolstrategyweredesignedtoresolv

8、ethepipelineinterlock.AlowcostreorderbufferWasdesignedtoinsurepreciseexception.Experiment

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。