基于verilog_hdl语言的新型抢答器设计

基于verilog_hdl语言的新型抢答器设计

ID:33700560

大小:2.16 MB

页数:4页

时间:2019-02-28

基于verilog_hdl语言的新型抢答器设计_第1页
基于verilog_hdl语言的新型抢答器设计_第2页
基于verilog_hdl语言的新型抢答器设计_第3页
基于verilog_hdl语言的新型抢答器设计_第4页
资源描述:

《基于verilog_hdl语言的新型抢答器设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、二○○八年·第五期研制与开发基于VerilogHDL语言的新型抢答器设计周奇王晓春王立伟王延群(中国医学科学院生物医学工程研究所 天津 300192)摘 要 本文提出一种基于VerilogHDL语言的抢答器设计方法。该设计实现有三组输入,具有抢答倒计时功能,对各抢答小组成绩进行加减操作并显示的抢答器。文中介绍抢答器设计架构、硬件电路和控制程序的设计方法。该抢答器采用VerilogHDL语言模块化和层次化的思想,使设计十分简单,能够广泛应用于各种竞赛中。关键词 抢答器VerilogHDL层次化和模块化FPGA验证计时;同时红色LED灯亮,

2、表明可以抢答。(4)抢引 言答器具有锁存与显示功能。即选手按动按钮,锁存现行的抢答器主要有两种:基于小规模数字逻相应的组号,并在4位LED数码管的左边两位显[1][2]辑芯片锁存器设计;另外一种基于单片机设计。示组号和是否误抢答,同时用一个绿色LED指示小规模数字逻辑电路比较复杂,单片机随着抢答组是否有选手抢答,如果是违规抢答还能用蜂鸣器报数的增加存在I/O资源不足的情况;本文提出一种警提示。抢答实行优先锁存,优先抢答选手的相应新的抢答器设计方法,即利用VerilogHDL硬件描组号和成绩一直保持到下一轮抢答开始。(5)参赛述语言来设计

3、抢答器并在FPGA上实现;Verilog选手在设定的抢答有效时间内进行抢答,抢答有效,[3]HDL语言满足数字系统设计和综合的所有要求,数码管左边两位显示“FX”,如果抢答违规则显示设计中充分利用VerilogHDL层次化和模块化的思“XF”(其中X表示组号1~3),并保持到下一轮[4]想,使得抢答器整个设计过程简单,灵活;同时,抢答。如果抢答延迟时间已到,无人抢答,本次抢[5]设计中运用EDA工具Modesim6.0验证设计,使答无效,系统回到主持人按开始前的等待状态,数设计更加可靠。由于FPGA的寄存器、I/O端口等码管上左边两位显

4、示“FF”。(6)当抢答有效后,主[6]资源丰富,可以在本设计基础上稍加修改设计具持人可以根据抢答选手回答问题正确与否对选手相有多组输入或其他功能的抢答器。应组数的成绩进行加减分操作,抢答违规也能减分操作,用4位LED数码管右边两位显示相应组数1 抢答器功能与设计架构的成绩(注各组初始成绩为10分)。1.1 抢答器系统的功能1.2 设计架构本文设计一个电子抢答器:三个参赛队,每个本文以VerilogHDL语言为基础设计的电子抢队有三个成员,各自可手动按按钮申请抢答权;回答器,根据设计功能要求,该设计主要包括抢答答正确加1分,回答错误减1

5、分,违规抢答减1分,输入键盘、数码管显示、报警及FPGA最小系统。不抢答不加分不减分;用4位LED的左边2位显抢答器结构简图(见图1)。示抢答组号、是否误抢答及抢答倒计时时间等信息,้ዓް࿋>dne_>Ԓয়右边2位显示相应组的成绩。抢答器具体功能如下:(1)可同时进行三组Ӏ॰>၂๖>每个小组三个人的抢答,用9个按钮Group1_1,图1 抢答器结构图Group1_2,Group1_3,Group2_1,Group2_2,Group2_3(1)FPGA最小系统电路:FPGA正常工作时的基本电路,由时钟和复位电路组成。(2)键盘输入电路:用

6、3×3矩阵键盘组成3个组共9,Group3_1,Group3_2,Group3_3表示;(2)设置一个个人抢答的抢答按钮。同时包括Start,Add,Sub三个由主持人控制的单抢答控制开关Start,该开关由主持人控制;只有独按钮。(3)显示模块:用移位寄存器74HC164驱动4位共阴数码管显当主持人按下开始按钮才能抢答;在按开始按钮示;数码管要显示的数据通过74HC164串行数据端口输入,然后并行[7]输出。(4)报警及相关信息显示:蜂鸣器电路和LED灯显示相关状态前抢答属于违规;(3)抢答器具有抢答倒计时功能,信息的指示电路。一次抢

7、答的倒计时时间为30s。当主持人启动Start2 硬件电路设计键后,用4位LED数码管左边两位显示30s的倒43现代仪器(www.moderninstrs.org.cn)二○○八年·第五期本文以Xilinx公司的SPARTAN3系列FPGAGroup1_1,Group1_2,Group1_3分别代表第二和第[8]中的XC3S400作为电子抢答器的实现平台,抢三参赛小组的三个成员;Start、Add、Sub分别代答器实际上是人机接口的智能设备,该抢答器的硬表抢答开始按钮、对小组成绩的加操作和减操作按件电路图(见图2)。其中,Group1_

8、1,Group1_2,钮。数码管LED为共阴数码管,其中管脚6,8,9,Group1_3分别表示第一参赛小组的三个成员的按12依次为位码,其余为段码。钮,依次类推Group2_1,Group2_2,Grou

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。