基于vhdl语言的循环码编译码系统的设计new

基于vhdl语言的循环码编译码系统的设计new

ID:33693919

大小:264.51 KB

页数:5页

时间:2019-02-28

基于vhdl语言的循环码编译码系统的设计new_第1页
基于vhdl语言的循环码编译码系统的设计new_第2页
基于vhdl语言的循环码编译码系统的设计new_第3页
基于vhdl语言的循环码编译码系统的设计new_第4页
基于vhdl语言的循环码编译码系统的设计new_第5页
资源描述:

《基于vhdl语言的循环码编译码系统的设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第16卷第4期青岛大学学报Vol.16No.42003年12月JOURNALOFQINGDAOUNIVERSITYDec.2003文章编号:100621037(2003)0420072204X基于VHDL语言的循环码编译码系统的设计董介春,李学桂(青岛大学自动化工程学院,山东青岛266071)摘要:介绍了循环码编译码系统的特点。以一个(15,6)循环码为例,使用硬件描述语言VHDL对该系统进行了设计,并使用FPGA对描述电路进行了综合,得到了该系统的顶层电路,最后下载到PLD芯片上。关键词:VHDL;PLD;循环码中图分类号:TN914.3文献标识码:A随着计算机

2、通信的日益发展,传输数据的场合越来越多。串行数据的差错检验是保证数据传输正确的必要手段,而循环码是差错码中最常用的一种编码。循环码是线性分组码中最重要的一种子类,它除了具有分组码的线性外,还具有循环性,其码字结构一[1]般用符号(n,k)表示,其中,n是该码组中的码元数,k是信息码元位数,r=n-k是监督码元位数。循环码具有许多特殊的代数性质,这些性质有助于按照要求的纠错能力系统地构造这类码,能简化译码算法,并且目前发现的大部分线性码与循环码有密切关系。已有循环码编译码系统大多以标准逻辑器件(如中小规模TTL系列、CMOS系列)按传统数字系统设计方法设计而成,其主

3、要缺点是逻辑规模小、功耗大、可靠性低。随着大规模、超大规模集成电路的发展,以及电子设计自动化水平的提高,这种制约正在被逐渐消除。本文介绍了用VHDL语言设计的循环码编译码系统,并用FPGA予以实现。1循环码编译码系统的结构循环码编译码系统结构图如图1所示。由定时单元(控制信号生成单元)、信码发生器、编码器单元、模拟错码发生器、错码位置计算单元、纠错单元组成。其中错码位置计算单元和纠错单元合在一起构成译码器。2VHDL语言的特点图1循环码编译码系统框图VHDL语言(VHSICHardwareDescriptionLan2[2]guage,VHSIC即为VeryHig

4、hSpeedIntegratedCircuit的缩写词)是一种行为描述语言,其编程结构类似于计算机中的C语言,在描述复杂逻辑设计时,非常简洁,具有很强的逻辑描述和仿真能力,是未来硬件设计语言的主流。[3]运用VHDL语言设计系统一般采用自上而下分层设计的方法,首先从系统级功能设计开始,对系统高层模块进行行为描述和功能验证。这样,在电路细节设计之前,先对系统的功能和结构进行验证,可对存在的问题早发现早修改,提高设计效率。完成系统的功能验证后,就可以将抽象的高层设计,自顶而下逐级细化,直到所用PLD(可编程逻辑器件)结构相对应的逻辑描述。在细化的过程中,对电路结构清楚

5、的模块X收稿日期:2003-09-03作者简介:董介春(1967-),男,高级实验师,工学硕士,现从事EDA方面的教学与研究工作。第4期董介春,等:基于VHDL语言的循环码编译码系统的设计73可采用结构描述;对用什么电路结构不确定的模块可采用行为描述。现在的EDA(电子设计自动化)工具一般都具有逻辑综合的功能,可将行为描述自动转换为与PLD器件结构相对应的逻辑描述,这给设计者带来了极大的方便,并大大缩短了产品的开发周期。支持行为描述与结构描述的混合使用,是VHDL的一个重要特征,具有很大的优越性。因为VHDL语言的功能强大,优点突出,所以VHDL语言自从被定为IE

6、EE标准后,在各EDA系统中迅速出现,成为十分流行的硬件描述工具。3系统电路实现如图2所示,对已调试好的各个模块(由于篇幅所限,源程序略)调用连接得到系统的顶层文件。3.1定时控制信号模块(ctrl)定时单元除了提供信码发生器、编码器、译码器所需的时序信号外,还提供译码器所需的帧信号SW及K1、K2、K3等。K1为信息位串行输入控制信号,K2为纠错信号输入控制,K3为寄存器清零信号,其作用即为各个状态的电子开关。SW是每30个CP维持1个脉冲的高电图2系统顶层电路图平;K1是每30个CP维持6个脉冲的高电平;K2也是每30个CP维持6个脉冲的高电平,但K2是在K1

7、出现高电平后的15个脉冲(即在系统错码位置计算完成)时,来控制错码位置信号(ECP)输出,K3紧接着K2的下降沿,是系统的清零控制信号。3.2信码发生器(原始信号并行改串行)模块(sign)信码发生器给编码器提供了一个信号源。在第一个CP到来时,并行信号IN1~IN6在帧脉冲信号SW的控制下,锁存到相应的6个寄存器中,并在以后的时钟脉冲作用下依次输出CDIN,作为要编码的原始信号。其中,控制信号SW作为电子开关的作用。即只有当SW=‘1’时,并行输入的信号才能被锁存到各个寄存器中。3.3编码器模块(code)9654循环码编码器是本系统的主要部分。首先生成多项式g

8、(x)=x

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。