基于VHDL的循环码编译码器的设计

《基于VHDL的循环码编译码器的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于VHDL的循环码编译码器的设计毕业设计（论文）任务书（理工类）学生姓名：专业：通信工程班级：学号：指导教师：职称：副教授完成时间：毕业设计（论文）题目：基于VHDL的循环码编译码器的设计题目来源教师科研课题纵向课题（　）题目类型理论研究（　）注：请直接在所属项目括号内打“√”横向课题（　）应用研究（　）教师自拟课题（√）应用设计（√）学生自拟课题（　）其他（　）总体设计要求及技术要点：基本设计要求：对不同的设计方法进行分析和比较，选择优化的设计方法，利用VHDL分别设计（15，7）BCH码的编码器和译码器，

2、并能够对两部分进行单独仿真调试，实现其相应的功能。较高设计要求：在实现基本功能的基础上，通过设计信源编码器、模拟信道产生误码，将信源编码器、编码器、误码产生电路和译码器连接起来，实现对整个编译码系统的仿真和性能的分析比较。工作环境及技术条件：PC机1台、quartusII7.0编译环境信道编码尤其是循环码理论基础、EDA技术开发基础工作内容及最终成果：◆方案论证、画出组成方框图；◆画出系统工作的时序图；◆设计组成系统的各单元电路；◆完成整个系统的设计；◆进行部分电路的时序仿真，并对仿真结果进行分析；◆完成整个系

3、统的仿真调试和性能分析；◆撰写毕业设计论文；◆其他。时间进度安排：◆第七学期第六周根据学生选择情况，完成双向选择，下达毕业设计任务书；◆第七学期六～十五周教师指导学生查阅文献，撰写开题报告，准备外文译文、文献综述；◆第七学期第十六周论证学生的开题报告，确定能否开始毕业设计；◆第八学期五周搜集相关资料，深入学习相关理论知识及开发工具等内容；◆第八学期六～七周确定毕业设计方案，论述课题要求及涉及到的理论，画出系统原理草图；◆第八学期第八～十四周模块功能分析、功能设计、程序编写、调试编译、功能验证分析；◆第八学期第十

4、五～十七周论文编写、修改等工作；毕业设计资料整理归档。摘要在本次设计中，使用QuartusII7.0为系统开发平台，硬件描述语言VHDL为主要设计手段，以可编程逻辑器件为实现载体，设计方案中，从循环码编译码的原理出发，论证了BCH码编译码系统的设计方案，并利用VHDL语言加以实现。所设计的系统可以完成BCH码编码以及两位错码的纠错译码。依据设计方案和设计平台完成了程序编写和程序调试，通过运行程序及时序波形的仿真有效验证了设计的正确性，初步实现了设计目标。关键词VHDLBCH码编码器译码器VAbstractThi

5、sdesigntakestheQuartusII7.0asthesystemdevelopmentplatform,andtakeshardwaredescriptionlanguageVHDLasthemaindesignmeans.Italsousesprogrammablelogicdevicesfortherealizationofthecarrier。Inthedesign,itstartsfromtheprincipleofcycliccodeencodinganddecoding,demonstr

6、atedthedesignofBCHcodesencodinganddecodingsystem,andthenachieveswiththeVHDLlanguage.ThesystemdesignedcancompletedBCHcodesencodingandofwhichtheerrorcorrectiondecodingevenwithtwoerrors.Programminganddebuggingiscompletedinaccordancewiththedesignanddesignplatfor

7、minthisdesign.Besides,itvalidatesthecorrectnessofthedesigneffectivelythroughrunningtheprogramandthetimingwaveformsimulation,andachievethedesigngoalspreliminarily.KeywordsVHDLBCHcodeencoderdecoderV目录摘要I第1章绪论11.1设计目的和要求11.2背景及国内外研究概况11.3本次设计完成的主要工作2第2章EDA技术32.

8、1EDA概述32.2VHDL语言介绍32.3VHDL语言的特点42.4可编程逻辑器件52.5QuartusII概述62.6QuartusII数字系统开发流程72.7小结8第3章常用循环码简介93.1循环码93.2R-S码103.3非本原BCH码103.4小结11第4章基于BCH码设计原理124.1编码器设计原理12V4.2译码器设计原理134.2.1由接收多项式r(x)求伴随式s134