基于40nm工艺电路模块静电放电保护设计的研究

基于40nm工艺电路模块静电放电保护设计的研究

ID:33614457

大小:11.00 MB

页数:58页

时间:2019-02-27

基于40nm工艺电路模块静电放电保护设计的研究_第1页
基于40nm工艺电路模块静电放电保护设计的研究_第2页
基于40nm工艺电路模块静电放电保护设计的研究_第3页
基于40nm工艺电路模块静电放电保护设计的研究_第4页
基于40nm工艺电路模块静电放电保护设计的研究_第5页
资源描述:

《基于40nm工艺电路模块静电放电保护设计的研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、万方数据摘要l嬲0㈣545㈣9Y27随着现代集成电路的发展,特征尺寸越来越小,氧化层越来越薄,工作电压越来越低,工作频率越来越高,集成度越来越高,成本越来越低以及先进工艺的使用,从而造成芯片承受静电的能力也日趋降低。然而静电不会因此而减小,所以研究深亚微米工艺下,静电放电的保护非常有意义。论文首先介绍了静电放电现象的基本概念,应用和对CMOS集成电路造成的影响,接着详细介绍了静电放电的模式、测试工业标准和静电放电测试方面的知识,然后介绍了静电放电常用的保护元件和保护电路并且提到了全方位静电放电保护的理念,之后本文研究了当前CMOS工艺条件下,

2、基于先进的40nm制程,利用在中:签国际制造(上海)有限公司工作的机会,以I/0、PLL、ADC等模块为例,应用了一些关键的静电放电保护元件以及版图设计,详细阐述了芯片上各个模块静电放电保护的优化设计。采用MPW流片,进行实验验证工作。流片、割装后,利用公司可靠性中心的静电测试机器(ThermoKeyTekZAPMASTER)进行静电放电保护能力的测试。模块优化后的测试结果比优化前有所提高。本文所涉及的PLL模块优化设计和ADC模块优化设计解决了客户:占片的静电放电问题。关键词:静电放电人体放电模式机器放电模式版图设计嵌位电路失效分析中图分类

3、号:TN4万方数据AbstractAlongwiththedevelopmentofthemodernintegratedCircuit(IC),theprocesscharacteristiCsizeiSmoreandmoresmaller,gateOXlde1Smoreandmorethiner,theoperationvolrageiSmoreandmorelower,theoperationfrequnceiSmoreandmorehigher,theintegrateratelSalSOmoreandmorehigher,theco

4、stiSgettinglowerandloweraswellaslotsoftheadvancedtechnologyareused.A11ofthosefactorsresulttherobustnessofESDtogetlowerandlower.However,staticelectrictywillnotdecreasebecauseofthosechanges.SOthatitiSespeciallyimportanttoresearchthedeepsubmicroCIIOSICESDprevention.ThiSpaperin

5、troducesthebasiCconceptoftheelectrostaticdischargephenomena,itsapplicationandtheimpactofCMOSintegratedcircuitsatfirst,andthendescribestheESDmodel,theindustrystandardsandelectrostatiCdischargetestofknowledge,andthenintroduceindetailthepopularprotectivedeviCesandcommonelectro

6、statiCprotectlvecircuitS,furthermore,refertotheconceptof"wholechipESDdesign.BasedonSMICadvanced40hmCMOSprocess,byUSingtheI/O,PLLandADCmoduleetc.aSexample,thiSpapez’hasadoptedthekeyESDprotectivedevicesandthecritical1ayoutdesigntoilluminatetheimportanceofoptimiZjngESDdeSignof

7、eachmoudle.ThosemodulesareinaMPW(Multi-ProjectWafer).Afterencapsulated,thewholechipiStestedinRE(RellabilityEngineering)labofSMICbyThermoKeyTekZAPMASTERTestSystem.TheESDthresholdvolrageof"theoptimizedmoduleiSbetterthanbefore.ThiSpaperdemonstratesoptimizeddesignsofPLLmodulean

8、dADCmodule,whichhaveimprovedESDperformancesignificantlYincustomerchipS.Keywords:ES

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。