fpga_asic-数字差分bpsk扩频接收机的设计与fpga实现

《fpga_asic-数字差分bpsk扩频接收机的设计与fpga实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字差分BPSK扩频接收机的设计与FPGA实现摘要：本文提出了一种全数字差分BPSK扩频接收机的实现方案，通过Simulink仿真验证了该方案具有较低的误码率。然后利用Verilog硬件描述语言编程，通过了综合和仿真验证，最后在Xilinx公司FPGA上实现了整个系统。该系统经过优化设计，具有易于硬件实现，占用芯片资源少等优点，对实际工程有一定的指导意义。关键字：FPGA，扩频，同步，数字差分，BPSK，接收机，可编程逻辑1引言随着软件无线电技术的发展，传统的基于复杂模拟硬件的接收设备逐渐向数字IC产品过渡，而FPGA作为ASIC产品原型设计的可编程逻辑器件，以其丰富的逻辑资源和可重

2、新配置的优势，成为人们前期研究与开发的重要手段。因此，在可编程逻辑器件上实现数字扩频接收机关键技术进行研究，具有重要的应用价值。本文给出了一种数字差分BPSK直接序列扩频接收机的方案，并通过simulink进行了仿真，同时本文深入探讨了方案中的关键技术在FPGA中的实现结构，在保证系统稳定性，和不影响系统性能的前提下降低硬件复杂度的问题上提出了FPGA实现方案，并最终在XilinxXC2V500FPGA上实现了整个系统，对工程实践有一定的指导意义。2.数字差分BPSK扩频接收机的结构与实现数字BPSK扩频接收机原理图见图1，系统主要可以分为三个部分：解调电路、PN码捕获电路和PN码跟

3、踪电路。图1数字差分BPSK扩频接收机原理图通过Simulink仿真该系统，同时结合Xilinx公司FPGA特点，对硬件电路实现进行探讨，在保证系统性能的前提下，减小硬件实现复杂度。下面将具体介绍电路各部分原理与硬件实现。2.1数字解调BPSK信号的解调通常采用相干解调的方式，已经证明跟踪低信噪比的抑制载波信号的最佳装置是Costas环及平方环[1]，并且这两种结构是等效的，在数字域中通常采用Costas环实现载波同步。Costas环电路结构见图1解调电路，电路各部分实现如下。（1）数控振荡器（NCO）数控振荡器采用查找表结构，即预先将正弦信号样本存储在ROM中，通过相位进行累加，将

4、结果作为ROM地址信号进行查表，得到的输出即为正弦信号，此处的ROM可由FPGA中的块RAM实现。（2）解扩单元直扩通信中，需要先解扩才能使Costas环正常工作，下变频后的数据先利用已经同步的PN码进行解扩处理。解扩过程并不需要乘法器，可以利用异或逻辑完成。本系统实现中将PN码事先存入FPGA的基本单元-查找表（LUT）中，令LUT实现移位寄存器功能，利用跟踪单元生成的同步PN码时钟进行移位，移位输出的PN码与输入信号进行异或，完成解扩。（3）积分清零器（I-D）积分清零器对一个PN码周期的数据进行累加，输出与信息码元相同速率的比特流，完成相关运算，同时起到低通滤波的作用。（4）环

5、路低通滤波器乘法鉴相器的输出经过环路滤波器后，去修正数字控制振荡器的频率控制字，完成闭环控制。Costas环采用二阶环路，对应一阶环路滤波器，滤波器的传输方程为[2]：其中系数C1，C2可以由理论推导得出，实际应用中也经常采用经验比值，具体数值根据实际仿真结果选择。2.2PN码捕获PN码捕获在载波恢复之前。PN码同步分为捕获和跟踪两个阶段：捕获完成粗同步，使PN码同步误差在一个码元之内；跟踪完成精确同步，使本地PN码与输入序列PN码精确对准。PN码捕获存在多种算法，匹配滤波法具有捕获时间短的特点，因此本文采用这种方法。匹配滤波器的原理比较简单（电路见图1PN码捕获电路），捕获过程利用

6、本地PN码对I、Q两路同时进行相关处理，然后能量求和后检测峰值。通常为了降低虚警同步的概率，可以设计同步状态机，当峰值超过某阈值时，认为PN码达到预同步，经过一个PN码周期，再检测阈值，这样经过多次检测，每次都超过阈值时认为捕获成功，这样设计可以大大减小PN码捕获的虚警概率。传统的并行数字匹配滤波器在实现上存在资源占用率大的缺点，本设计中针对FPGA内部特点，采用折叠型匹配滤波器[3]。折叠型滤波器允许使用者更加灵活的从占用芯片资源与芯片处理速度之间做出折衷的选择，给实际应用带来了很大的方便。具体地，系统中的PN码长为15位，4倍过采样率，对应折叠型匹配滤波器结构如下图。图2折叠型匹

7、配滤波器原理图如图2所示，PN码折叠存放，因为PN码长15位，所以图中的第16位码并不参加运算。每输入一个数据，滤波器以4倍输入数据的时钟频率进行处理。在第一个时钟周期，Code0，Code1，Code2，Code3与输入数据作相关，并与前一级的SRL输出相加，此时最左端加法器加0，最后一级SRL的值移至保持寄存器；第二、三个周期操作相同，分别选用接下来的两组PN码做相关，最左端的加法器输入为保持寄存器的数值，最后一级仍移位至保持寄存器；第四个周期前面操作