eetop[1].cn_深亚微米下asic 后端设计及实例

《eetop[1].cn_深亚微米下asic 后端设计及实例》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、*深亚微米下ASIC后端设计及实例何小虎胡庆生肖洁（东南大学射频与光电集成电路研究所,南京210096）摘要：本文通过对传统大规模集成电路设计流程的优化，得到了更适合于深亚微米工艺集成电路的后端设计流程，详细介绍了包括初步综合、自定义负载线的生成、版图规划、时钟树综合、静态时序分析等，并通过前端和后端设计的相互协作对大规模集成电路进行反复优化以实现设计更优。并基于ARTISAN标准单元库，以PLL频率综合器中可编程分频器为例，在TSMC0.18μmCMOS工艺下进行了后端设计，最后给出了可编程分频器的后仿真结果、芯片照片和测

2、试结果，2芯片内核面积1360.5μm，测试结果表明设计符合要求。关键词：深亚微米，后端设计，标准单元，自定义线负载模型AnExampleofBack-EndDesignforASICinDeepSubmicronTechnologyHeXiao-huHuQing-shengandXiaoJie(InstituteofRF-&OE-ICs,SoutheastUniversity,Nanjing210096)Abstract:Asthescaleofintegratedcircuitenlargesandthespeedinc

3、reases,theback-enddesigninDeepSubmicron(DSM)Technologyhasexperiencedarapiddevelopment.Thisarticle,takingprogrammablefrequencydividerasanexample,introducestheback-enddesigninDSMtechnologybasedontheARTISANstandardcell.Furthermore,theprocedure,whichincludesinitialsynt

4、hesis,timingdrivenplacement,clocktreesynthesis,statictiminganalysis(STA),post-layoutoptimizationandsoon,isdiscussedelaborately.Finally,thelayoutisdisplayedandtapedoutinTSMC0.18μmCMOSprocess.Thetestresultindicatesthatthedesigncomplieswiththerequirement.Keywords:DSM,

5、back-enddesign,standardcell,customwire-loadmodel1引言随着集成电路工艺与设计技术的不断发展，半定制设计方法得到迅速发展和应用。相对于全定制设计方法而言，标准单元设计方法把芯片设计从繁杂的晶体管设计中解放出来，大大降低了芯片设计的复[1]杂度，缩短了芯片的上市时间，降低了设计成本。然而，随着深亚微米工艺的出现，电路规模的不断扩大和电路速度的不断提高使得传统的前端和后端相互分离的设计方法已不能满足芯片设计的要求；需要在后端设计过程中将相应的后端设计数据及时返标到综合工具中对设计实现

6、进一步优化，建立比综合库提供的线负载模型更贴合设计本身自定义线负载模型，以实现设计的更精确优化，最终满足设计要求。本文通过后端信息的返标、生成适用于具体设计的自定义线负载模型等方法，优化了传统大规模集成电路设计方法，得到了适用于深亚微米工艺下集成电路的后端设计流程，并介绍了初步综合、自定义负载线的生成、版图规划、时钟树综合、静态时序分析等后端设计关键步骤，通过前后端协同设计以实现设计更优；并以用于WLAN802.11a收发信机的PLL频率综合器中可编程分频器为例，基于ARTISAN标准单元库，在TSMC0.18μmCMOS工

7、艺下进行了设计，实现了应用于WLAN802.11a的频率综合方案。2深亚微米后端设计流程传统的大规模集成电路设计流程中，逻辑综合之后的步骤都属于后端设计，而且前后端设计是相对独立的。在深亚微米工艺中，数字集成电路设计流程如图1所示，可以发现在逻辑综合之后增加了3个步骤(如阴影所示)用于生成自定义的负载模型，然后才是详细综合。而且在属于后端设计的布图规划、*国家自然科学基金项目（60472057）资助详细布线、时序分析和电路参数提取与Spice仿真等阶段都可以根据需要将提取的相关信息返标到前端设计中，重新进行代码优化和逻辑综合

8、，从而使得前端设计和后端设计能够相互协作，提高设计效率和电路性能。图1深亚微米工艺设计流程图2.1逻辑综合逻辑综合是在综合库给出的线负载模型(wire-loadmodel)下对得到的行为级HDL网表通过时序、面积、功耗等的约束进行综合，以得到符合要求的门级网表。在深亚微米IC设计中，时序约