数字电路 实验三 组合逻辑电路(1)

《数字电路 实验三 组合逻辑电路(1)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验三组合逻辑电路（1）一、实验目的1、掌握组合逻辑电路的分析和设计方法。2、掌握常用中规模集成电路（MSI）的逻辑功能和使用方法。3、加深对七种基本门电路（SSI）使用的理解。二、实验设备与器件1、SAC-DG2实验台（SS01L模块）。2、芯片74LS86、74LS20、74LS00、74LS04、74LS1383、万用表三、实验原理、内容、步骤（一）实验原理1、组合逻辑电路的设计组合逻辑电路（又称组合电路），是一类没有记忆功能的电路，它在任一时刻的输出仅取决于该时刻电路的输入，而与过去的输入状态无关。一旦输入消失，输出随之消失。组合逻辑电路的

2、设计是根据给出的实际逻辑问题，求出这一逻辑功能的最简逻辑电路，其设计步骤如图所示：将函数式化简逻辑问题逻辑真值逻辑表达选定器件逻辑电路抽象表式类型图将函数式变换设计组合电路时，通常先根据具体的设计任务和要求列出真值表，将真值表转换为对应的逻辑函数式，再根据所选器件的类型，将函数式进行化简（小规模集成门电路SSI）或将函数式进行变换（MSI组合电路或PLD器件），最后根据化简或变换所得到的逻辑函数式，画出逻辑电路的连接图，至此，原理性的设计基本完成，最后用实验来验证设计的正确性。组合电路的冒险现象是一个重要的问题。在设计组合电路时，应该考虑可能产生的

3、冒险现象，以便采取防护措施，保证电路的正常工作。2、组合逻辑电路的分析组合逻辑电路的分析与设计相反，其步骤如下：(1)由逻辑图写出各输出端的逻辑表达式。(2)化简和变换各逻辑表达式。(3)列出真值表。(4)根据真值表和逻辑表达式对逻辑电路进行分析验证，最后确定其功能。（二）实验内容与步骤1、分析原码/反码变换器的逻辑功能。按图3－1连线。记录测试结果。图中A、B、C、D为四位输入二进制码，E是控制信号。当E＝0时，X1、X2、X3、X4输出A、B、C、D的原码，因为任何变量与0的异或输出原变量；当E＝1时，X1、X2、X3、X4输出A、B、C、D的

4、反码，因为任何变量与1的异或输出反变量。2、用74LS00（四2输入与非门）、74LS20(二4输入与非门)设计一个三人无弃权多数表决器。1oo逻辑抽象：1用A、B、C表示输入变量；Y表示输出变量。2确定输入、输出变量的状态。o3真值表ABCY00000010010001111000101111011111按图3－2连线。记录测试结果。4、用74LS86设计一个四位奇偶校验器。当输入奇数个1时，输出为1；否则为0。按图3－3连线。记录测试结果。X1X2X3X4VCC5VJ15VX5Key=A5VJ2Key=AKey=BJ3Key=BKey=C74L

5、S20DJ474LS00DKey=CKey=D图3－274LS86DJ5三人多数表决器Key=EGND图3－1原码/反码变换器X6A接B输入C开D74LS86D关图3－35、译码器74LS138逻辑功能测试。译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。译码器在数字系统中有广泛的应用，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。374LS138具有3个输入端，2个输出端和3个使能输入端。在使能输入端为有效电平时

6、，对2应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。每一个输出所代表的函数对应于n个输入变量的最小项。二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称为多路数据分配器）。各引脚排列如图。其中8脚为GND；16脚为VCC。3在74LS138的第8脚接上地（GND），第16脚接上电源（VCC）。将74LS138的输出端Y0~Y7分别接到8个发光二极管上。将74LS138的地址输入端A2、A1、A0和三个使能端接到输入拨动开关上。拨动对应的拨位开关，根据发光二

7、极管显示的变化，测试74LS138的逻辑功能。图3－4。VCCJ1GNDJ2Y0Y1Y2Y3Y4Y5Y6Y7VCCJ3U11AVCC162BY0153CY114Y213J46G1Y3124~G2AY4115~G2BY510Y698GNDY77J5图3－4J674LS138逻辑功能测试6、用74LS138(3－8线译码器)、74LS20（二4输入与非门）设计一个一位全加器。全加器能进行加数、被加数和低位来的进位数相加，并根据求和解的结果给出该位的进位。根据全加器的功能，可列出真值表如表所示。其中，Ci-1为相邻低位来的进位数，Si为本位和数（称为全加

8、和），Ci为向相邻高位的进位数。由全加器的真值表可以写出Si和Ci的逻辑表达式：S=A⊕B⊕CiiiiAiBiCi-1Si